请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1241135/dp83869hm-pin-states
器件型号：DP83869HM您好！
我有一些与引脚状态表(7-2至7-4)和引脚功能表7-1以及表7-2至7-4中列拉/高阻态的一般解释相关的问题。
正确吗、此列 拉/高阻态 显示了相应模式下引脚的内部配置？
为什么例如、对于引脚 INT_N/PWDN_n、表7-1中的"TYPE_"列为空、但在表7-2列"Pull/Hi-Z"中、我们始终使用 PD、OD-PD？ 那么、该引脚不应该在表7-1中是 WPU 吗？ PD 与 OD-PD 之间的区别是什么？ 由于 我们这里有一个处于复位状态的 PU、如果我不使用断电功能、我能否使引脚保持断开状态？
此外、对于引脚22、JTAG_TDO/GPIO_1、 表7-1中没有信息表明这也是自举引脚？ 引脚23 JTAG_TMS / SUPPLYMODE_SEL 的情况也是如此。
同样对于 JTAG_TMS / SUPPLYMODE_SEL、对于所有模式、我们在表7-1至7-4中具有 PU、但在第11章中规定、该引脚必须针对三电源模式拉高。 为什么、如果我们有内部 PU？
感谢您的澄清。
此致、Betty
