您好!
我正在寻找一个与 AM6232处理器连接的 DP83825i 概述。
我在时钟和 VDDIO 设置方面具有一定的灵活性、因为我以前没有将该部件用于 AM6232。 未显示 AM62x 电源引脚、但 VDDSHV2将随 PHY VDDIO 去耦上的铁氧体磁珠一起更改。
默认方法在配置说明中显示并描述为选项#1。
Question:
-来自 Sitara 的 CLKOUT0/EXT_REFCLK1 50MHz 输出是否正确连接到 PHY 和 RMII 接口?
-进入 PHY 的 OSCIN 和 RMII_RXC 引脚的50MHz 信号是否有任何时序限制?
- PHY 应该是从模式,因为外部时钟只能设置为50 MHz。 束带是否正确?
如果有任何问题或需要更改、请告诉我。