This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我希望使用 MDIO 接口(来自 Linux 主机/MDIO-TOOs)配置 DP83826E、而不是设置引脚。
我可以设置速度、通过写入0x0 (BMCR)寄存器来进行自动协商-尽管似乎无法找到如何
要 在基本模式中设置"RMII 主模式"(无需将 Strap4引脚设置为高电平)? 请告知。
是否有一些文档/说明解释了在复位时在何处(哪些寄存器位)采样自举引脚?
或许思考可以让您了解如何通过 MDIO 绕过 strap 配置引脚和写入配置。
感谢您的及时关注和帮助。
您好、Ash、
您可以使用寄存器0x17 bit 5来启用 RMII。 将此位设置为1应启用 RMII 主模式。
寄存器0x468可提供复位时采样的自举。
--
此致、
Gokul.
谢谢 Gokul。
对于 RMII 主模式、我尝试了在寄存器0x17中将位5设置为1、但查看 RX_CLK/50MHz_RMII 引脚
(#19)-在100 Mbps 速度设置下、哪一个应该已经输出50 MHz 时钟、对吧? 但它仍然存在
像以前一样输出2.5MHz (听起来仍在 MII、默认为10Mbps?) DP83826产品说明书
寄存器0x17、位5描述读为"保留"。 希望我使用它正确来设置 RMII 主模式。
我已向您发送了更多信息和原理图、以便您能够更好地了解我所面临的问题。
您能评论一下这些问题并尽快回复吗? 感谢您对 TI 高精度实验室
求助。
此致!
灰
您好、Ash、
看起来由于我们这边的错误、位5被保留了。 我们计划将其添加到下一版本的数据表中。
将位5设置为"1"后、您能否确认寄存器0x17的读回值为0x61?
您是否还可以在对 reg0x17进行编程后尝试对软复位进行编程? 您必须对0x017 = 0x61、然后0x1F = 0x4000进行编程。
--
此致、
Gokul.
谢谢 Gokul。
成功了:)现在、我将继续测试增强模式。 在这方面需要两个问题/说明:
我指的是数据表-"DP83826E、DP83826I | SNLS647F–2019年12月–2022年11月修订"
1)
注意、第50页底部显示"该自举仅在 POR 时锁存。 使用引脚或寄存器进行的硬件复位不会重新锁存
这种带子。"
本说明是否仅适用于 Strap 配置1 -或其他 Strap 配置(哪些)?
2)
图9-11. 增强型引导加载流程图显示 Strap 配置7在"0"时将 Strap 配置7用作 CRS_DV (RMII 中继器)来控制 PIN18、并且
当为"1"时为 RX_DV。
在下一页表9-10.RMII MAC 模式自举表显示0 RMII_CRS_DV、1 RMII_RX_DV (对于 RMII 中继器)
模式)。
我认为两个引脚功能名称似乎匹配、那么可能是因为放错了"RMII 中继器模式"标签吗?
请告知。
此致!
灰
您好、Ash、
请在下面找到我的评论。
此说明是否仅适用于 Strap1 -或其他绑带(哪些)?
它只对 Strap 配置1有效。
我认为两个引脚函数名称似乎匹配-所以它只是'RMII 中继器模式'标签可能错放了吗?
您是正确的、标签 RMII 中继器模式是错误的。 请在下面找到正确的映射。
--
此致、
Gokul.
谢谢 Gokul。
参考 DP83826E 数据表/图9-6。 -我的实施是使用 RMII 主站
配置。 在这种情况下、Strap 配置7应保持默认(0)低电平状态、这将
在一个信号上(在引脚18上) RX_DV 和 CRS_DV 功能、对吗?
请参阅最新数据表/图9-11。 增强型自举流程图、我具有2.49k 的
在引脚13/ Strap 配置7上拉-是否可以使用 MDIO 寄存器更改此设置? 如果是、
我应更改哪个寄存器和位(更改为0、覆盖 H/w 中的 strap7引脚设置)?
如果我将 Strap 配置7设置为高电平(上拉至 VDDIO)、会发生什么情况- PHY 芯片会出现故障吗?
接收验证缺失而导致接收错误? 我询问、因为 RX_DV 显示为一个单独的"可选"
信号--我不是在我的系统中使用它(不知道这个可选的 RX_DV 将使用哪个引脚)
设计?
请告知。
此致!
灰
您好、Ash、
我必须检查是否有一个寄存器来控制 CRS_DV 和 RX_DV。 我会与我的团队进行核实、然后回复给你们。
如果我将 Strap7设置为高电平(上拉至 VDDIO)将会发生什么情况- PHY 芯片会不会出现异常;
接收验证缺失而导致接收错误? [/报价]CRS_DV 信号是 PHY 的输出、即使此引脚为 RX_DV、PHY 上的性能也不会受到影响。 采用此信号作为输入的是 MAC。
我预计 MAC/主机将出现不正常。 您必须与 MAC 供应商核实以便确认这一点。--
此致、
Gokul.
Gokul、您好!
寄存器访问/细节上是否有控制 CRS_DV 和 RX_DV 的更新?
同时-我从引脚13 (Strap 配置7)上移除了2.49K 上拉电阻、因为
对于这种非中继器配置、我们需要 CRS_DV (而非 RX_DV)-不
确定背后的原因是不是这一点、但看起来就像这个变化
数据包交换的速度越来越慢。 将进行调查
更进一步、如果是这种情况、或者存在其他一些缓慢因素。
此致!
灰
您好、Ash、
很抱歉、我还不能获得这些详细信息。 我联系了我的团队、明天我会努力了解这些细节。
以太网只是一个收发器、不会停止或缓冲任何数据包。 除非存在数据包错误或传输速度为10M、否则 DP83826可能不会导致数据包交换缓慢。
--
此致、
Gokul.
您好、Ash、
您可以使用寄存器0x0302[8]在 RX_DV 和 CRS_DV 之间切换。
--
此致、
Gokul.
谢谢 Gokul。
MDIO-tool 只能访问寄存器0-31 -但 Strap 7保持打开(不上拉)。
但是、以太网链路正常工作-当我使用 ethtool 时(请参阅附加的输出)
似乎认为该端口是 MII (而不是 RMII)。 是否有办法在复位输入前
更改为 RMII?
此致!
灰
您好、Ash、
我不确定 ethtool 是如何决定端口位于 MII 还是 RMII。
您能否探测引脚19 (RX_CLK/50MHz_RMII)并检查您是否能看到50MHz 时钟?
--
此致、
Gokul.
谢谢 Gokul。
请参见附加的-(50MHz 时钟)波形、如引脚19 (RX_CLK/50MHz_RMII)上看到/探测的波形、并且、
还供您参考、包括在 XO 上捕获的25MHz 振荡器输出波形(dp83826的引脚8)。
请查看并告知这些波形(两个)是否看起来良好(?)
仅供参考、我的设计原理图的以太网 PHY 部分(包括 XTAL1器件号)与 DP83826EVM 相同
(HSDC077、版本:A)
此致!
灰
您好、Ash、
我不确定您使用的是哪种示波器、以及为什么使用的样本数非常低。
至少 RX_D3上看起来好像有50MHz 信号、这意味着器件已正确配置为 RMII 模式。
--
此致、
Gokul.