我们在其中一个设计中使用了 XIO2001IZAJ PCI Express 至 PCI 桥接器芯片。 该器件已按预期运行多年。 我们的一位客户在使用我们的产品时、在低温条件下遇到了一些零星的枚举问题。 所报告问题的症状是、有时设备在上电时无法枚举。 枚举失败因单元而异、在低温(低于-25°C)时往往更为普遍。 当设备未能枚举时、桥接芯片和桥接后面的 PCI 设备均缺失(即、使用 lspci 时看不到)。 我本来希望至少看到设备 ID、但设备(网桥和后面的 PCI 设备)完全不显示在列表中。
我们推测可能存在复位问题。 这个应用在他们的系统中将 PERST 和 GRST 复位线路连接在一起。 我们一直在查看 XIO2001数据表中所述的上电序列要求、该数据表规定、在施加3.3V 和1.5V 电源后、必须至少保持100微秒使永久有效、在应用 PCIe REF 时钟后、必须保持至少100微秒。 此设计在启动 PCI REF 时钟后(即超过100us 最小值)和加电后几秒(即、它满足100ms 电源稳定要求)、将器件保持在复位状态(将 PERST 和 GRST 均置为低电平)。 它们会观察到电桥的 PCI-E 输出数据在释放复位后大约13ms 开始。
处理器的上电序列涉及两个复位事件。 在 BIOS 引导顺序(英特尔固件)期间、在电源应用之后、管理引擎(ME)进行了大量调整(DDR、PCIe 等的驱动强度)。 然后 ME 关闭电源并重新启动。 PERST/GRST 在重新启动后保持在复位状态几秒钟(即满足数据表中的500毫秒功率稳定要求)。
我想知道将 PERST 和 GRST 连接在一起是否与问题有关。 复位线是内部线迹、因此我们无法轻松地对分离复位线进行实验。 非常感谢您对复位序列的任何深入了解或对可能导致问题的原因提出任何其他建议。
