This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] XIO2001:上电序列

Guru**** 2520200 points
Other Parts Discussed in Thread: XIO2001

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1252220/xio2001-power-up-sequence

器件型号:XIO2001

大家好、

请告诉我 XIO2001的上电序列。

在我们的设计中、Perst#在短时间(1.9V@110us)内转换到 Hi、而+1.5V 和+3.3V 在上升。

波形如下所示。

我们认为很难解决这个问题、但这是否会导致 XIO2001出现故障?

此致、

小林市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shota-San:

    建议的操作是遵循数据表第6.12.1节中概述的上电序列。 在您的电路板上使用该实现方案是否观察到故障、或者该设计是否仍处于仿真阶段?

    此致!
    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您的答复。

    我们当前正在评估电路板、但未发生故障。

    如果发生故障、从此波形可以考虑哪种现象?

    此致、

    小林市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shota-San:

    Perst#中的尖峰可能是导致这种情况的原因;但是、在应用 REFCLK 之前再次置位 Perst#应该足以使器件正确通电。

    此致!
    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我了解这个序列。 谢谢你。

    请再说一件事。
    在+3.3V 和+1.5V 上升时、是否有+1.9V 的电压施加到 Perst#引脚上的问题?
    放大后的波形如下图所示。

    此致、

    小林市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shota-San:

    根据 PCI Express 技术规范、在加电后、PERST#被要求有效达100ms。 很难说在 VDD_33尚未稳定时是否会出现问题、但在过了100ms 之后不久之后、PERST#再次有效、这应该已经足够了。

    此致!
    大卫