[参考译文] XIO2001：断电序列

尊敬的 David：

感谢您的答复。

我读了你告诉我的主题。

如用户指南中所示、PCIR kΩ 通过1k Ω 电阻连接至 Vdd_33。 (PCI 总线电压为+3.3V。)

因此、在断电序列中、PCIR 开始下降的时间与 VDD_33的时间差不多。

是否也不建议这样做、因为在移除 VDD_33之前不移除 PCIR？

像我们的波形这样的序列可能会出现什么问题？

此致、

小林市

尊敬的 David：

我知道 PIR 连接正常、因为它遵循数据表和 EVM 用户指南。
至于 VDD_33和 PIR 比 PERST#和 REFCLK 提前90微秒开始下降，您能告诉我它造成了哪种问题吗？
我担心这种影响、因为如果预计会出现致命问题、我们需要考虑更换电路。

此致、
小林市

尊敬的 David：

0.1μF 根据 EVM 用户指南将电容器(μ F)连接到 PCIR 引脚、因此 PCIR 的下降速度实际上比 Vdd_33慢一点。
我们测量的波形如下所示。

如果去除了 Perst#有效和 REFCLK 后 PCIR 为+3.0V、这是否意味着根据数据表上的绝对最大额定值、PCI 总线上的最大输入电压为 PCIR+0.5=3.5V？ 并且+3.3V PCI 总线上没有损坏 PCI 总线 I/O 单元？

此致、
小林市