• 状态
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 1030 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS125DF1610：DS125DF1610

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: DS125DF1610
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1255791/ds125df1610-ds125df1610

器件型号：DS125DF1610

您好

我们的设计中使用了四个 DS125DF1610。  如果我们  在不具有交叉点和电路板播的情况下使用它们、其中一个通道显示 CDR 处于未锁定状态。

输入数据来自其他边界的 FPGA。

我们测试了功率和输入时钟，功率噪声和时钟 的 ppm 可以。

寄存器值如下所示。 regisrer 集是否有任何问题？ 为什么 CDR 处于解锁状态？


ds125SharedRegDump 偏差0
      0 1  2  3  4  5  6  7  8  9  a  b  c  d  e  f
0x00：08 71 20 00 01 08 00 05 00 01 50 00 7a 00 ff
0x10：ff ds125ChannelRegDump dropd 0通道0
      0  1  2  3  4  5  6  7  8  9  a  b c  d  e  f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 31 8a 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 00 25 00 02 1c 00
0x90：00 00 00 00 00 14 00 0c 3f 3f 00 D5 99 96 A5
ds125ChannelRegDump 偏离0通道1
      0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 32 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 68 00 02 1c 00
0x90：00 00 00 00 00 15 00 0c 3f 3f 01 D5 99 96 A5
ds125ChannelRegDump 偏离0通道2
      0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 2e 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 07 A9 00 02 1c 00
0x90：00 00 00 00 00 16 00 0c 3f 3f 02 D5 99 96 A5
ds125ChannelRegDump 偏离0通道3
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 30 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 00 00 08 00 00 00 00 00 00 00 00 02 1c 00
0x90：00 00 00 00 00 17 00 0c 3f 3f 03 D5 99 96 A5
ds125ChannelRegDump 偏离0通道4
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 31 84 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 00 00 00 00 00 00 00 00 00 00 00 02 1c 00
0x90：00 00 00 00 00 14 00 0c 3f 3f 00 D5 99 96 A5
ds125ChannelRegDump 偏离0通道5
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 34 96 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 07 F5 00 00 02 1c 00
0x90：00 00 00 00 00 15 00 0c 3f 3f 01 D5 99 96 A5
ds125ChannelRegDump 偏离0通道6
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 34 8d 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 00 00 00 00 00 00 00 4F 00 00 02 1c 00
0x90：00 00 00 00 00 16 00 0c 3f 3f 02 D5 99 96 A5
ds125ChannelRegDump 偏离0通道7
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 34 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 07 9e 00 02 1c 00
0x90：00 00 00 00 00 17 00 0c 3f 3f 03 D5 99 96 A5
ds125ChannelRegDump 偏离0通道8
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80 9c 00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 33 8d 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 7e 00 02 1c 00
0x90：00 00 00 00 00 14 00 0c 3f 3f 00 D5 99 96 A5
ds125ChannelRegDump 偏离0通道9
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80 9c 00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 31 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 07 e0 00 02 1c 00
0x90：00 00 00 00 00 15 00 0c 3f 3f 01 D5 99 96 A5
ds125ChannelRegDump 偏离0通道10
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 33 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 01 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 00 00 00 00 00 00 00 3a 00 02 1c 01
0x90：00 00 00 00 00 16 00 0c 3f 3f 02 D5 99 96 A5
ds125ChannelRegDump 偏离0通道11
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 30 84 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 00 00 00 00 02 1c 00
0x90：00 00 00 00 00 17 00 0c 3f 3f 03 D5 99 96 A5
ds125ChannelRegDump 偏离0通道12
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 33 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 13 00 02 1c 00
0x90：00 00 00 00 00 14 00 0c 3f 3f 00 D5 99 96 A5
ds125ChannelRegDump 0通道13
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 35 7e 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 07 ff 00 00 00 00 07 97 00 02 1c 00
0x90：00 00 00 00 00 15 00 0c 3f 3f 01 D5 99 96 A5
ds125ChannelRegDump 偏离0通道14
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 35 84 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8e 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：03 E4 00 00 00 00 00 00 00 00 1f 00 02 1c 00
0x90：00 00 00 00 00 16 00 0c 3f 3f 02 D5 99 96 A5
ds125ChannelRegDump 偏离0通道15
0 1 2 3 4 5 6 7 8 9 a b c d e f
0x00：00 80直流00 01 01 01 60 00 10 6F 08 b4 93 69
0x10：3a 20 e0 90 00 12 7a 36 40 20 a0 03 90 00 E1 55
0x20：00 00 00 40 00 00 00 34 87 40 30 0f f2 00 B6
0x30：00 20 11 88 bf 1f 30 00 10 00 33 8d 35 43 C7
0x40：00 01 04 10 40 08 80 03 0c 30 41 50 c0 60 90
0x50：88 82 a0 46 52 8c b0 C8 57 5d 69 75 D5 99 96 A5
0x60：00 00 00 00 00 00 20 00 0A 22 40 00 00 80
0x70：03 20 00 00 00 22 1a 30 10 00 00 00 48 13 3a
0x80：02 E4 00 00 00 00 00 00 00 00 1c 00 02 1c 00
0x90：00 00 00 00 00 17 00 0c 3f 3f 03 D5 99 96 A5

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    您能否说明一下您是如何观察到在某些通道上 CDR 处于解锁状态的？ 对于 CDR 锁定状态、我可以看到所有16个通道都指示 CDR 已锁定(对于所有通道、0x78 = 0x30)。

    如果可能、请在 CDR 解锁时共享寄存器转储、以便我可以进一步进行故障排除。

    谢谢！

    埃文

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Evan

    感谢您的答复。

    我们读取0x02[4]来监控 CDR 锁定状态。 ZHCAA42的文件显示 CDR 锁定状态可以通过0x02[4]读取。

    我们用脚本测试了函数。 很遗憾我们只有打印消息、在 CDR 解锁时没有保存寄存器值

    寄存器组是否有任何问题？

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    Unknown 说：
    当我们在  没有交叉点和板播功能的情况下使用它们时,其中一个显示 CDR 在一个通道上未锁定。

    我注意到、寄存器0x9B 和0x96在每个通道中都进行了修改以启用交叉点模式-这是预期设置吗？

    此 寄存器转储可能适用于启用了交叉点的工作案例。 如果未使用交叉点、寄存器0x96和0x9B 应保留为默认值。

    谢谢！

    埃文

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Evan

    感谢您的检查。

    我们不打算使用交叉点的功能。

    但我们发现如果将 0x96[4]设置为0，将0x96[3]设置为10，它将无法正常工作。

    如果我们 将 0x96[4]设置为 1，将0x96[3]设置为10，它将无法正常工作。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    在这种情况下、我想知道某些通道的布线是否可以交换、并且只能在交叉点模式下工作。 您是否能够将原理图和方框图与从重定时器到 FPGA 的预期连接共享？

    谢谢！

    埃文

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Evan

    这是我们的测试数据路径。

    我们使用重计时器通道时、例如、通道0的 RX 连接到通道0的 TX。

    在这种情况下、应该将什么值设置为0x96和0x9B？

    谢谢！

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    如果每个通道都有一个从 RX0->TX0、RX1->TX1、...直接路由的独立信号... ，则寄存器0x96和0x9B 应保留为默认值。

    如果您将这些寄存器保留为默认值、但将0x96[3]切换为1、您看到的行为是否发生了变化？

    谢谢！

    埃文

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，偶数

    在我们通信时、我们读取0x02[4]来监控 CDR 锁定状态。 ZHCAA42的文件显示 CDR 锁定状态可以通过0x02[4]。读取

    可以吗？ 或者我们应该读为 0x78[1]

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Evan

     0x96和 0x9B 的缺省值为4和0。

    我查看了数据表上的图3、即交叉点开关图。 它显示了由寄存器0x96[1]：0控制的数据总线和由寄存器0x9B[1]：0控制的控制总线应该被置位。 例如、如果 CHB RX 到 CHB TX 的四路0、则将0xFC[1]设置为1、将0x96[1]设置为 01、将0x9B[1]设置为01 。

    如果 默认保留0x96和0x9B、我认为除 CHA 之外、其他信道将不起作用。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    0x78[4]和0x02[4]都是 CDR 锁定状态的有效参考位。

    Unknown 说：
    例如，如果 CHB RX 到 CHB TX 的四路0，则将0xFC[1]设置为1，将0x96[1]设置为 01，将0x9B[1]设置为 01，将0x9B[1:0]设置为01。

    您能否说明您是如何找到 CHB RX -> CHB TX 的此配置的？ 这不符合我对交叉点模式的理解。

    当0x9B 和0x96保留为默认值时、请分享寄存器转储和测试结果。 如果信号从每个输入直接路由到输出(RX0->TX0、RX1->TX1、...)，则此配置应该起作用。 。

    谢谢！

    埃文

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Evan

    如图所示、0x96[1]选择数据总线、0x9B[1]选择控制总线。 如果 信号直接路由、例如 CHB RX -> CHB TX、我们认为  应将0x96[1]和0x9B[1]：0]设置为01。

    我们将测试 0x9B 和0x96保留为默认值的情况、并为您提供反馈。

    非常感谢！

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Michael、您好！

    0x96[1]：0]和0x9B[1]：0]允许您为选定通道输出灵活选择通道的信号检测/EQ 控制、并且假定需要实现一定的交叉点开关。

    例如、如果要在启用交叉点的情况下写入通道寄存器 C、并将0x96[1]：0和0x9B[1]：0设置为01、则信号链将变为：

    RX (B)-> CTLE (B)->多点缓冲器(B)-> TX (C)

    如果不希望使用交叉点模式、则不需要修改这些寄存器。

    感谢您在默认值下执行测试。

    此致、

    埃文