[参考译文] SN65MLVD048：M-LVDS 接收器的分离单端输出

admin

Other Parts Discussed in Thread: SN65MLVD048

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN65MLVD048

我想把单端输出从 SN65MLVD048部分中分离出来—一个分支连接到一些 MMCX 连接器上,这些连接器会脱离主板(总共50欧姆电路),另一个分支连接到 FPGA 上的 GPIO 引脚。假设我们在接收器的最高频率(250Mbps)下使用该接口。分离此信号以实现出色信号完整性的理想方法是什么？

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 KB 用户：

在输出布线中、您可以创建"Y"模式(只需将布线分为两部分)、也可以在布线旁边放置一个过孔、并为 MMCX 连接器使用顶部布线、为 GPIO 引脚使用另一条布线。如果时序/偏斜是个问题、则两条布线的长度需要匹配。

此致、

约什

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

阻抗不匹配的影响如何？

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 KB 用户：

在这种情况下、您将有3条布线、一条来自输出、两条分支到 MMCX 连接器和 GPIO 引脚。假设所有布线采用相同的特性阻抗(Zo)。布线分割的等效阻抗将是两条并联布线。

例如、如果 Zo = 50 Ω、则等效阻抗将为25 Ω 。

为了解决该不匹配问题、每个分离布线需要是 Zo 的两倍(2 x Zo)。这使得等效阻抗等于 Zo。最后、需要一个等于2 x Zo 的下拉电阻器来尽可能减少反射问题。

此致、

约什

接口（参考译文帖）(Read Only)