This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS160PR412:DS160PR412封装和 IBIS AMI 模型

Guru**** 2386600 points
Other Parts Discussed in Thread: DS160PR810, DS160PR412, DS160PR410
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1264242/ds160pr412-ds160pr412-pkg-and-ibis-ami-models

器件型号:DS160PR412
主题中讨论的其他器件: DS160PR410、DS160PR810

您好!

我们的项目使用 DS160PR412作为我们通道的转接驱动器、有几个相关问题:

1.大致估算而言、转接驱动器的 IL 预算应延长多大?  

2.对于 IBIS AMI 模型文件夹中包含的转接驱动器包(Tx 和 Rx)的参数,S21和 S12非常不同,S12和 S22为~-300dB,这是没有道理的。 请帮助检查。

3.对于转接驱动器、Rx IBIS AMI 模型不是自动自适应的、这意味着在仿真期间、我必须为每个 EQ 参数手动选择一些值。 如果添加来自总体通道 Tx 和 Rx EQ 参数的参数、这将是一个需要扫描的巨大数字。 只是想知道是否有计划更新转接驱动器封装和 IBIS AMI 模型?

谢谢。

潜力

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Qian、

    Unknown 说:
    1. 为了进行粗略估算、转接驱动器预计可以扩展多大的 IL 预算?  [/报价]

    从 DS160PR412数据表第21页、"借助 DS160PR412链路、PCIe 根复合体和端点之间的总通道损耗可在8GHz 下扩展至42dB "。 因此、PCIe 第4代速度下的42dB 总通道损耗应该是一个合理的估算值。

    Unknown 说:
    2. 对于 IBIS AMI 模型文件夹中包含的转接驱动器封装(Tx 和 Rx)的参数、S21和 S12非常不同、S12和 S22为~μ A-300dB、这是没有道理的。 请帮助检查。

    您是否正在使用 ADS 2023软件? 如果是这样、我们计算 S 参数的方法是使用 S 参数查看器的 Differential 选项卡。 如果您在查看"Loaded Data"选项卡、则 S[x, y]计算和图表可能不准确。 如果您在此过程中需要帮助、请告诉我们、与此同时、我会尝试自行获取封装模型并查看。

    Unknown 说:
    3. 对于转接驱动器、Rx IBIS AMI 模型不是自动自适应的、这意味着在仿真期间、我必须为每个 EQ 参数手动选择一些值。 如果添加来自总体通道 Tx 和 Rx EQ 参数的参数、这将是一个需要扫描的巨大数字。 只是想知道是否有计划更新转接驱动器封装和 IBIS AMI 模型?

    我们没有计划更新转接驱动器 IBIS-AMI 模型、因此很遗憾、需要手动扫描。 但是、根据仿真目标、您可能不需要扫描通道设置的每一个组合。

    此致!

    Evan Su

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Evan:

    非常感谢您的答复。

    因此、除规格为~28dB 外、转接驱动器预计可扩展~14dB IL、这是一款强大的转接驱动器。

    对于2中提到的计算方法、您是否有任何文档说明如何执行该方法以及更多详细信息? 是的、我使用的是 ADS2023、并使用下面标记的 S 参数套件来检查 S 参数并计算差分模式。 请从您身边检查一下软件包模型,我以前从未见过这样的软件包模型。

    我们的整个通道如下所示、是从 PCIe SW 到 SSD、转接驱动器位于这些通道之间。 转接驱动器位于 PCIe SW 的~μ A-17dB 处;以及连接到 SSD 的~μ A-6dB 处。 对于下面的通道、即使没有转接驱动器、也应确保其张开状态良好。 但是、现在即使使用转接驱动器、在扫描期间的5000多个案例中、我也无法找到张开的眼睛。 请帮助为转接驱动器提供可能的优化 EQ 设置。

    谢谢。

    潜力

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Qian、

    我已经检查了两个文件:rx_pkg_nom.s4p 和 tx_pkg_nom.s4p。 以下是我用于计算插入损耗的过程:

    • 在 S 参数查看器中打开文件、忽略 Loaded Data 选项卡中的图表
    • 进入单端选项卡、确认直通端口按以下方式配置:
      • 如果不是,请将其删除并将通过端口重新分配到此配置中。
    • 转到差分选项卡
      • 从单端选项卡的端口现在应该可用、点击"Calculate Differential Data"按钮
      • 数据计算完成后、转到底部的矩阵选择器并点击 S[D2、D1]、这应该是差分插入损耗

    我曾尝试在仿真中使用封装文件(对于 IBIS 和封装模型、ZIP 文件中包含的默认20dB 示例仿真、更正了所有的文件参考)、结果似乎很合理。 确保 SNP 文件的端口排列如下所示:

    下面是我发现的另一项可能对您有所帮助的有用发现:我习惯了为 PCIe 第5代器件使用 IBIS-AMI 模型、它们具有 EQ 指数 AMI 设置、因此您不必扫描多个 EQ 升压。 DS160PR412器件还具有 EQ 索引架构、但 DS160PR412 IBIS-AMI 模型由于某种原因没有 EQ 索引 AMI 设置。 权变措施是、在运行仿真时、您可以通过查看每个指数对应的 EQ1和 EQ2组合来手动浏览 EQ 指数、然后忽略 EQ1和 EQ2的其他可能组合。 当器件在系统中物理实现时、几乎所有客户都使用 EQ 指数进行 CTLE 控制。

    下表来自 DS160PR412编程指南、列出了每个指数的 dB 补偿量:

    遗憾的是、我在第4代转接驱动器数据表或编程指南中找不到一个表、该表直接介绍了每个 EQ 指数在 EQ1和 EQ2方面的含义。 如果您已经或可以获得我们的 SigCon Architect 软件与 DS160PR810或 DS160PR410器件配置文件、您可以在演示模式下运行配置文件、并使用 High Level Page --> Block Diagram 屏幕来检查每个 EQ 索引、然后系统会告知您相关信息:

    如果我下周有时间,我将尽量用一张简单的表格,供今后参考。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Evan:

    非常感谢您的详细信息。 我的操作与在 S 参数查看器中对转接驱动程序包参数执行的操作完全相同。 如果您只选中 S[D2、D1]和 S[D1、D1]、它看起来像下面一样正常。 但是、如果您也选中 S[D1、D2]和 S[D2、D2]、该图也如下所示。 如果我们返回检查单端模型,您可能会看到,封装中的 S21和 S12完全不同。 由于它是无源模型、S12应该与 S21类似。  它同样适用于 S34、S43、S33和 S44。 这对我来说似乎没有意义。  

    还有一个问题、您之前提到转接驱动器可以将通道扩展到高达42dB 的通道、这意味着它大致可以将 IL 扩展~14dB。 我们是否有任何方法可以在我们身边进行仿真或测量来验证这种性能?

    谢谢。

    潜力

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Qian、

    我将与我的团队核实转接驱动器 TX/RX 模型 S 参数行为。 我通常不看 S[D1、D2]和 S[D1、D1]、因此我不清楚预期的内容。

    另一个问题,您之前提到转接驱动器可以将通道扩展至高达42dB 的通道,这意味着它大约可以扩展~14dB 的 IL。 我们是否有任何方法可以在我们身边进行模拟或测量来验证这一性能?

    需要进行大量测试才能确定最大覆盖范围、此类数据可能会因系统特性而异(例如、如果系统有过孔、则性能降级会比 IL 建议的更严重)。 对于客户、我们通常建议先考虑通道损耗曲线、在 ADS 仿真中对其进行特征描述、然后在仿真中调整转接驱动器、直到接收器眼图可以接受。 朝另一个方向努力是困难的。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Evan、

    是的、请向模型生成团队核实。

    关于您建议的仿真方法、我觉得很合理、我会尝试自行选择。  

    谢谢。

    潜力

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Evan、

    还有一个问题、何时进行 PCIe 第4代眼图通道仿真、仿真中建议使用的 PRBS 寄存器长度和位数是多少?

    谢谢。

    潜力

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Qian、

    在我的仿真中、我通常使用 PRBS 寄存器长度8、我认为这是我使用的 Intel TX 模型的默认值。 对于仿真长度、如果我有时间、我喜欢使用100,000位、但如果我需要快速评估多个迭代、那么我使用10,000位。 我在配备英特尔 i7处理器和16 GB RAM 的笔记本电脑上运行 ADS、如果您的计算机功能更强大、那么它应该能够更快地运行更大的模拟。

    通常、如果由于统计定律而位数较大、则眼图张开度会较小、因此与较长的仿真相比、较短的仿真在某种意义上对眼图更加"乐观"。 例如、如果我发现一个配置在10,000位时看起来很糟糕、那么在100,000位时可能不会更好、所以我会继续转到一个新配置、从而节省时间。 如果我发现一个在10,000位时看起来非常好的配置、我可能需要一些时间来检查在100,000位时是否仍然显示良好-如果确实如此、我就更有信心、这与现实生活中的行为非常接近。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢您的分享、Evan。

    该位数是否会因不同接口或规格的 BER 要求而变化? 或者它通常适用于大多数串行接口?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Qian、

    据我所知、仿真期间没有仿真长度标准。 PCI-SIG BER 测试在使用真实器件进行实时测试时使用1E12标准、但以这样长的时间运行仿真对大多数计算机来说并不实用。 因此、在我们的方法中、我们通常检查100,000位与10,000位相比、在100,000位时的性能变化有多大。 如果变化非常小、并且结果仍然令人满意、并且有一定的裕度、那么1E12性能可能是可以的。

    顺便说一下、我和一名高级团队成员一起检查了封装模型、他的结论是差分插入损耗、回波损耗和其他因素看起来大多是合理的。 一些细节有些奇怪、例如 ADS 不会将其视为被动的、但这不会显著影响仿真结果。

    如果您还有任何有关仿真的问题、请告诉我们。 我最近很忙、但有时间时仍会尝试编译 EQ 设置表。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Evan。