[参考译文] DS90CF364A：周期到周期抖动容差

您好、Kondo、

在数据表中、有一个规格规定、 接收器总偏移裕度在25 MHz 下应小于750ps、在65 MHz 下应小于500ps。 由于这是一个旧得多的器件、因此我们无法精确计算 特定频率(31.5 MHz)的抖动容差。

如果您的整个系统 RSKM 符合规范、那么它应该起作用。  系统还需要满足250ps 抖动要求。

此致、
伊克拉姆

伊克拉姆先生阁下

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/811043/ds90cf386-inquiry-about-ds90cf386-jitter-specification

上面的 Q1指出时钟抖动的范围取决于频率。 但是，没有具体的数字。

例如、我们可以估算以下值吗？

在65MHz 条件下、最大像素时钟：

位时间=(1/(65E6*7))= 2.198ns

最大时钟抖动= 250ps

250ps/2198ps = 0.1137

这意味着抖动最高可容忍11.37%的位时间。

在31.5MHz 像素时钟上：

位时间=(1/(31.5E6*7))= 4.535ns

最大时钟抖动= 4535ps*0.1137=515ps

因此、如果时钟频率为31.5 MHz、则抖动估计可耐受值高达515ps。

此致、

近藤

您好、Kondo、

我看到你链接的帖子。 我们目前没有这方面的估计值或准确计算。 数据表中的规格是针对已验证的系统规格以及我们对系统的要求。

此致、
伊克拉姆

伊克拉姆先生阁下

对于我们在31.5 MHz 下的系统、最小 RSKM 为720ps、我们认为这对于时钟抖动而言足够了裕量。 实际上、它可以毫无问题地工作。 我已经阅读了应用手册(SNLA050)、并想知道时钟抖动对数据读取的影响。 如果 RSKM 足够但时钟抖动超过250ps、有什么问题？

您提到您无法计算此值、因为它是一个旧设备、但此设备的状态为"活动"。 很难相信没有要计算的数据。 例如、您是否有关于25 MHz 抖动的任何数据？

我知道这可能似乎是持久的，但我希望能得到更多的支持。

此致、

近藤

您好、Kondo、

正确、规范适用于 RSKM 而不是时钟抖动。 我们正在尝试确定您的特定频率的最小 RSKM 是多少。  我将与我的团队进一步讨论此问题、并在星期二之前与您联系。 此外、  您要使用哪个引脚测量时钟抖动？  

此致、
伊克拉姆

伊克拉姆先生阁下

非常感谢您的答复。

测量点是安装在 IC 前面的端接电阻器。  请参阅随附的图像。

再次说明一下、我想知道在31.5 MHz 频率下可接受的时钟抖动量。

此致、

近藤

您好、Kondo、

我与团队沟通过、对于时钟抖动、我们唯一提出的建议是、 对于任何 高达65 MHz 的频率、时钟抖动都应该小于250ps。  以及确保 RSKM 符合数据表标准。

此致、
伊克拉姆