请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90UB925Q-Q1 主题中讨论的其他器件：ALP
您好！
我将 DS90UB925和 DS90UB926用于我的电路。
一旦我将 PCLK (28.7 MHz)连接到串行器、解串器中的 LOCK 引脚变为低电平。
抖动容差也在限制范围内。
您能提供相关的解决方案吗？
是否需要在串行器和解串器中完成任何寄存器设置？
您好！
我将 DS90UB925和 DS90UB926用于我的电路。
一旦我将 PCLK (28.7 MHz)连接到串行器、解串器中的 LOCK 引脚变为低电平。
抖动容差也在限制范围内。
您能提供相关的解决方案吗？
是否需要在串行器和解串器中完成任何寄存器设置？
Vijay、您好！
分享的信息太全面，不知道。 您能否提供更多信息以找出问题？ 是否尝试通过 EVM 使用 ALP？ 如果是将其用于自己的设计、请提供要查看的原理图。 同时、请参阅数据表的"器件功能模式"部分。 确保 PDB 有效、以便锁定为高电平
此致！
约什
