请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90UB925Q-Q1 主题中讨论的其他器件：ALP
您好、Glenn/团队、
您能否查看 我们客户的此查询并帮助您提供意见？ 这对印度市场来说是一个非常具有战略意义的机会
- 在 ALP 应用中、在生成图形时–我们需要配置显示时序参数。 同样、我们如何在生成自定义显示信息(即控制器数据显示)的同时配置显示时序参数？ 我们也应该将图形发生器寄存器用于自定义显示信息还是任何其他方式？
- 根据我的理解、如果显示屏在解串器侧需要33Mhz PCLK、则串行器 PCLK 输入也应在33MHz 范围内。 是这样吗？ 如果我的理解有任何错误、请告知我们基于解串器输出的串行器 PCLK 输入计算的公式。
- 对于串行器脚本程序-请找到以下显示时序参数(仅 DE 模式)。 请为脚本提供帮助
PCLK– 27MHz
总水平宽度–928
总垂直宽度–525
水平活动区域–800
垂直活动区域–480
水平同步宽度–2
垂直同步宽度–2
水平后沿–22
垂直后沿–5
水平前沿–102
垂直前沿–30
HSYNC–关闭
VSYNC–OFF
＊
Pratik、您好！
感谢您的提问。 在 ALP 上、您可以使用 Pattern Generator 选项卡上的 Video Control 部分来设置 自定义分辨率的显示时序。 此外、您要为此使用哪种解串器？
是的、是这样的。 串行器侧需要相同的 PCLK。
此致、
伊克拉姆
