[参考译文] DP83867E：上电时序和复位问题

尊敬的 Adrian：

感谢您分享详细信息。 如果可能、您是否还可以探测相对于 VDDA 和 VDDIO 的 MDC/MDIO 信号？

MDC 时钟信号应在所有电源轨之后至少出现200ms、以确保 PHY 在正确的模式下运行。

--

谢谢！

林希尔曼

尊敬的 Hillman：

感谢您的答复。

MCD/MDIO 相对于 VDDA 和 VDDIO 的时序如下：

-在 uboot 启动之前、MDIO 操作将不会访问 Phy。 两者之间将有将近8秒的时间、如下所示：

-在上电过程中,MDC 被拉高至0.9V 左右一段时间。 这是由 PHY 芯片本身输出、而不是由 MCU 输出：

2.另外，上一条声明需要更正。 客户当前使用 双电源配置 ，而不是三电源配置。 我们 在 D/S 中没有找到时序要求。

Br

艾达里安

尊敬的 Adrian：

MDC 线路应仅为 DP83867PHY 的输入引脚。 我认为 MDC 无法输出电压。 如果可能、您能否拆除 MDC 线路上的33欧姆电阻并探测 MDC 线路以查看是否仍能看到 MDC 线路上的上拉电阻？

能否再次确认 MDIO 线路上是否有外部上拉电阻器？  

--

谢谢！

林希尔曼

尊敬的 Hillman：

三星试图移除 MDC 上的串联电阻器,但这种现象仍然是相同的。

您是否可以在实验室环境中遵循 Samsung 的开机计时、以确认是否可以重现此问题、以及我们是否有手册中未说明的任何重置计时要求？
例如、是否需要在1.0V 后施加3.3V 电压？ 复位信号的时序要求是什么？

Br

艾达里安

尊敬的 Adrian：

PHY 中的上电序列对 DP83867PHY 确实有显著的影响。  上电后添加复位是否是您系统中的解决方案？

VDD1P0电源轨似乎不是干净的信号。  是否可以使 VDD1P0迹线的压摆率平滑、以查看这是否会阻止 MDC 线路上的内部上拉？

--

谢谢！

林希尔曼

尊敬的 Hillman：

加电后添加复位可以作为客户系统中的解决方案。

但三星希望知道当前加电序列中概率异常的原因。 此问题的概率有时超过50%。 因为我们的规格中未指定时序要求？
您能否在 VDD 和重置之间提供相关的原因分析和时序要求？

Br

艾达里安

尊敬的 Adrian：

感谢您的确认。 在客户应用中、VDD1P0上电后保持复位200ms 应该没有问题、以防止事先触发 MDC。

--

此致、

林希尔曼

尊敬的 Hillman：

感谢您的回复、这意味着对于 Samsung 的当前配置、需要在 VDDA2P5、VDDIO3.3V、VDD1P0之后应用复位并保持200us 以上？

BU 能否解释为何在施加 VDDIO 后、施加 VDD1P0之前和之后会出现 MCD 信号跳变？ 这有助于我们击败88E1512在三星的项目。 您能否根据三星的开机顺序在实验室设置中重现并尝试解释问题?  

谢谢你。

Br

艾达里安