This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1314661/xio2001-schematic-check
您好
您可以帮助检查 XIO2001原理图和任何需要调整的地方吗，谢谢
e2e.ti.com/.../SCHEMATIC-XIO2001IZW.pdf
大家好、Gareth：
请允许我花一天左右的时间复查原理图并提供反馈。 感谢您的耐心。
此致！ 大卫
请在原理图审阅中查找我的注释。 另请注意 XIO2001实施指南 、并请客户复审此文档。
电源
PCIR：好的、 通过1K 电阻器连接到 PCI_VIO (5V)。
VDD_15：好的、连接到 π 型滤波器。
VDD_15_5和6：好的、连接到 π 型滤波器。
VDDA_15： 好的、连接到 π 型滤波器。
VDD_33：OK、连接至旁路电容器
VDD_33_AUX： 好、连接到3V3_DUAL 电源、去耦电容器标记为放置在靠近 J11的位置。
VDDA_33： 好的、已连接到 π 型滤波器。
接地
VSS：OK、数字接地
VSSA：OK、模拟 GND
组合电源输出：
VDD_15_COMB： 正常、连接到旁路电容器
VDD_33_COMBIO： 好的、连接到旁路电容器。
VDD_33_COMB： 正常、连接到旁路电容器
PCI 快速
CLKREQ#： 注意：由于 CLKREQ 是一个开漏输出缓冲器、需要一个系统侧上拉电阻器。
PERST#：正常、已连接到 PLTRST_PCIe#
REFCLK125_SEL：OK、10K 至 GND、使用的100MHz 差分公共基准时钟。
REFCLK+：REFCLK 连接到 PCIe_XIO2001_CLK_P
REFCLK-：REFCLK 连接到 PCIe_XIO2001_CLK_N
REF0_PCIe：正常、连接到 REF1、电阻为14.532K。
REF1_PCIe：正常、连接到具有14.532K 电阻的 REF0。
RX：0 Ω 串联电阻、连接到连接器。 通常、建议移除0欧姆。
TX：正常、.1uF 串联电容器连接到连接器
唤醒#： 注意：WAKE 是一个开漏输出缓冲器、因此需要一个系统侧上拉电阻器。 建议电阻值>1.65k Ω。 更多详细信息、请参阅 XIO2001实施指南第3.5节。
PCI 系统
AD [31：0]：好的，转至接头。
C/B[3:0]#E:确定，转至连接器
CLK：好的、CLK 被连接至 CLKOUT6。 使用 CLKOUT 输出。
CLKOUT0、1：OK、CLKOUT0和 CLKOUT1用作 PCI 时钟、连接到连接器。
CLKOUT [4：2]：其他 CLKOUT 未连接。
CLKOUT6：OK、通过49.9欧姆串联电阻连接到 CLK。
DEVSEL#：好的，有2.7k 上拉电阻。 连接到连接器。
帧编号：正常、具有2.7k 上拉电阻。 连接到连接器。
GnT[5:0]#：GNT0#和 GNT1#连接到连接器，所有其它均未连接。
INT[D:A]#:所有 INT#有2.7K 上拉。 都连接到连接器。
IRDY#：好的，有2.7k 上拉电阻。 连接到连接器。
锁定#：正常、具有2.7K 上拉电阻器。 连接到连接器。
M66EN：有一个连接到 GND 的下拉电阻器。 PCI 时钟运行在25MHz 或33MHz 上。
PAR：好的、直接连接到连接器。
PERR#：正常、具有2.7K 上拉电阻器。 连接到连接器。
PME#：好的、具有10K 上拉电阻器到3V3_DUAL。 连接到连接器。
REQ[5：0]#：REQ#0和 REQ#1有2.7K 上拉电阻。 根据 PCI 规范、所有未使用 REQ#线路上都需要弱上拉电阻 。
PRST#：确定，转到连接器。
SERR#：好的、具有2.7K 上拉电阻器。 连接到连接器。
停止#：正常、具有2.7K 的上拉电阻器。 连接到连接器。
TRDY#：好的、有2.7K 的上拉电阻器。 连接到连接器。
JTAG：
JTAG_TCK：正常、通过10K 电阻器拉至低电平。
JTAG_TDI：确定、悬空。
JTAG_TDO：OK、悬空。
JTAG_TMS：确定、悬空。
JTAG_TRST#：正常、通过10K 电阻器拉至低电平。
其他：
CLKRUN_EN：OK、10K 下拉至 GND。 禁用时钟运行支持。
EXT_ARB_EN：正常、10K 下拉至 GND。 已启用内部仲裁器。
GPIO0： 器件未处于 CLKRUN 模式、如 CLKRUN_EN 下拉所示。
GPIO1： PWR_OVRD 不需要上拉。
GPIO2： D OES 不需要被上拉。
GPIO3： 放置了10k 上拉电阻、但未使用 SDA 线路、未放置 EEPROM。 如果需要、可通过下拉电阻禁用 EEPROM 接口。
GPIO4：放置了10K 上拉电阻、但 SDA 线路未使用、EEPROM 未放置。 如果需要、可通过下拉电阻禁用 EEPROM 接口。
GRST#： 连接到 PLTRST_PCIe#、它也连接到 PERST#。 请注意数据表中关于上电和断电时序的第6.12节。 如果不 需要自定义复位、可将 GRST#悬空。
PCLK66_SEL：正常、10K 上拉至3V3。 33MHz PCI 时钟。 请注意、 如果使用频率高于33 MHz 的外部时钟、必须上拉 M66EN 端子、XIO2001才能正常工作
SERIRQ：通过10K 电阻器拉至低电平。 禁用串行 IRQ 接口。
VREG_PD33：正常、通过10K 电阻器拉至低电平。
请让客户评论我的意见。
