• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 485 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75LVPE5412：TX 和 RX 线路长度以及调节方法

admin
Guru**** 2451970 points
Other Parts Discussed in Thread: SN75LVPE5412, SN75LVPE5421

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1314756/sn75lvpe5412-tx-and-rx-line-lengths-as-well-as-adjustment-methods

器件型号：SN75LVPE5412
主题中讨论的其他器件： SN75LVPE5421

您好、SN75LVPE5412遇到了一些问题。

  1. 我想问一下是否有专门关于 TX 和 RX 线长度的布局指南？

  2. 如果我正在使用引脚模式、并且端口 A 没有速度问题、但切换到端口 B 时出现异常、我应该如何进行调整？

  3. 在问题2中所述的情况下、是否对 TX 和 RX 线的长度有任何特定要求？

  • 0
    TI__Guru**** 2451970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hongxi：

    1. 很难估算器件的 TX 和 RX 高速差分线路的长度要求、因为这取决于电路板材料、电路板层叠、布线、放置等。 有关更多详细信息、请参阅以下应用手册： https://www.ti.com/lit/an/snla426/snla426.pdf 
    2. 在器件的引脚模式中使用了哪些 EQ 和增益设置？ 在引脚模式下使用 EQ0/1和增益调整所有通道的 EQ 设置。 可能需要不同的 EQ 值来适应这两种情况。
    3. 请参阅我在项目符号1中的回答。

    此致！
    大卫

  • 0
    TI__Guru**** 2451970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我目前使用 SN75LVPE5412和 SN75LVPE5421来进行 PCIe 第5代 x16转换、成一个 PCIe 第5代 x16或两个 PCIe 第5代 x8配置。

    如选项 A 和 B 所示、IC 位置有两种建议的布局、以及相关的迹线长度。

    您能否告知是建议继续使用选项 A 还是选项 B？ 此外、还有其他建议吗？

    谢谢！

  • 0
    TI__Guru**** 2451970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hongxi：

    这两种选择似乎都是可行的。 请注意、TI 为此器件提供了 IBIS-AMI 模型、以便用户使用建模的线迹、连接器等来进行仿真、并提供 EVM 布局 BRD 文件以供参考。 我已授予您的 myTI 帐户访问权限以供参考。

    此致！
    大卫

  • 0
    TI__Guru**** 2451970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，大卫·怀尔

    1. 如果两种方案都可行、两者之间是否有可取的建议？

    2. 关于图中提到的1英寸、它是否指从转接驱动器输出到 PCIe 插槽1英寸内的允许差异？

    3. 对于您提到的 IBIS-AMI 模型、我是否应该向 highspeed_models@list.ti.com 发送一封电子邮件以请求访问？

      谢谢！

  • 0
    TI__Guru**** 2451970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hongxi：

    1.  根据高速 PCB 布局指南、最好避免不必要的过孔： https://www.ti.com/lit/an/snla426/snla426.pdf。但是、应执行建模以使用器件模拟您的环境。
    2. 我认为您参考的是高速 PCB 布局指南的第11部分。 这是指差分对之间的布线长度差异(例如：如果通道1的长度为3英寸、则通道2不应比通道1 (或任何其他通道)的长度小或大1英寸。
    3. 我已授予您访问权限的安全资源文件夹包含此 IBIS-AMI 模型。 请通过访问您的 TI.com  安全资源找到它：  

    此致！
    大卫