This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DPHY440SS:MIPI-DSI:最长通道飞行时间

Guru**** 1099700 points
Other Parts Discussed in Thread: SN65DPHY440SS
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1314606/sn65dphy440ss-mipi-dsi-maximum-lane-flight-time

器件型号:SN65DPHY440SS

您好的团队

我喜欢在处理器和显示器之间使用一根500毫米的电缆。 使用3M 的高质量双轴电缆时、所需频率下的插入损耗小于5dB、可通过 SN65DPHY440SS 进行补偿。 但是、MIPI D-PHY 规范 V1.1指出最大飞行时间为2ns、显然无法进行补偿。

即使电缆导致往返时间较长、显示屏的返回通道是否仍能正常工作?

考虑到 SN65DPHY440SS 本身有>12ns 的延迟、该芯片最初如何符合 MIPI D-PHY V1.1标准、因为它违反了飞行时间要求?

感谢您的澄清

此致

斯特凡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    斯特凡

    DPHY440并不关心飞行时间、因此飞行时间超出规格的影响降至源端和接收端。

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,David

    感谢您的快速回复。 我知道这种方法始终取决于特定的源设备和接收设备、但由于我们可能需要在产品的生命周期内改变显示、因此我需要有足够的信心、该解决方案能够适用于大多数显示器。

    继续研究、我发现此主题讨论了同一主题: https://e2e.ti.com/support/interface-group/interface/f/interface-forum/915756/sn75dphy440ss-does-the-d-phy-2nsec-limit-apply-to-the-output-side-independent-of-the-input-side

    正如我读到的、2ns 的限制适用于每个单独的链路("源极到转接驱动器"、"转接驱动器到转接驱动器"、"转接驱动器 到灌电流")、而不适用于总连接("源极到灌电流")。 因此、每个 SN65DPHY440SS 可将链路扩展25cm、并使用多重方式、您可在理论上创建任意长的链路。 是这样吗?

    斯特凡·雷

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    斯特凡

    您可以使用多个 DPHY440来扩展链路。 链路的长度取决于链路的插入损耗、该损耗可通过源 TX/DPHY440 RX 均衡和 DPHY440 TX/Sink RX 均衡进行补偿。

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大卫
    感谢您的澄清。