请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS90CF386 大家好、
我正在 设计中使用 DS90CF386MTD 接收器、其中输入来自 CPU、输出将转到 FPGA、以获得50Hz 频率下的768 x 576分辨率。 我的要求是输出时钟 RxCLKOUT 应该是13.5 MHz。
我可以在该器件的输出侧得到相同的频率吗？ 如果是、那么对于相同的分辨率、我应该在输入端应用什么频率。
还可以详细说明 PLL 仅在接收器时的功能。
我已经完成了许多设计的应用、但没有得到任何答案。
因此,请指导我们为相同,等待您的答复。
此致、
桑贾伊
