[参考译文] SN65LV1023A：随机锁定同步模式

您好、石渡

我会尽量在本周结束之前给您回复。 很抱歉耽误你的时间。

-鲍比

尊敬的 Bobby：

感谢您的回答。

什么是"~类。 "你的答案是什么意思？

理解随机锁定同步模式为自动锁定。
此外、在设置随机锁定同步模式时、是否需要同时拉低 SYNC1和 SYNC2？ 即使我只下拉一面、它是否会被设置为随机锁定同步模式？

我了解下面没有与 SN65LV1023A 类似的 SN65LV1224B 示意图、正确吗？

此致、
石渡市

尊敬的 Bobby：

我一直在等待你的答复,但没有听到你的答复。
您能给我们回复吗？

此致、
石渡市

Unknown 说：

我一直在等待您的回复，但尚未收到您的回复。
您能给我们回复吗？

"对不起,我不小心给弄丢了。"

Unknown 说：

What Do "~kind of。 "在您的回答中意味着什么？

如果两个时钟 的频率相差不超过100ppm、那么即使您 使用快速同步模式、器件之间也可能无法同步。 ~强调了两个时钟在100 ppm 之内的重要性、对我的 μ s 回答进行了进一步的阐述。 在我看来、快速同步模式更有利于确保发生正锁定。 使用随机同步模式时、可能会发生错误锁定。 使用随机同步模式、您可能会得到错误的正锁定、这种锁定可能早于1026个周期发生。  

Unknown 说：

此外，设置随机锁定同步模式时，是否需要同时下拉 SYNC1和 SYNC2？ 即使我仅下拉一面、它是否会设置为随机锁定同步模式？

需要将 SYNC1和 SYNC2保持到 GND 才能使用随机锁定同步模式。 如果其中一个引脚(SYNC1或 SYNC2)保持高电平达6个时钟脉冲、则器件将尝试使用快速同步模式进行同步。  

Unknown 说：

我知道没有像下面的 SN65LV1224B 一样的 SN65LV1023A 图，这是正确的吗？

正确、数据表没有解串器示意图、但第6页提供了引脚排列。

再次对响应延迟表示抱歉。

-鲍比

尊敬的 Bobby：

感谢您的回答。

我还有一个问题。
解串器 REFCLK 的输入频率是否应与串行器的 TCLK 相同？

此致、
石渡市

您好、石渡

Unknown 说：

解串器 REFCLK 的输入频率是否应与串行器的 TCLK 相同？

是的、串行器的 TCLK 和解串器的 REFCLK 之间应处于+/-100ppm 之内。

-鲍比