[参考译文] LVTTL 50 Ω 驱动器

尊敬的 Louis：

我们 LVDS 器件上的 TTL 输出并非专为您的需求而设计。 通常、输出(ROUT)直接连接到接收器引脚。 以 DSLVDS1048的数据表为例、看起来该器件主要使用15pF 负载在没有任何类型电阻负载的情况下进行了测试。

在引脚上添加与您询问的情况类似的电阻负载可能会迫使 IC 设计人员制造更大的 FET 来支持电流负载。 我怀疑如果您尝试将 ROUT 连接到100 Ω 负载至 GND、当 ROUT 摆幅过高时、它可能会使 FET 饱和(我猜会发生这种情况)。 如果 FET 确实饱和、则 VOH 会发生某种程度的崩溃、50欧姆朝上和50欧姆朝下之间的节点很可能失真。 (例如、想象 VOH 卡在2V、那么50欧姆电阻器之间的接收器会看到大约1V 的逻辑高电平)。

如果芯片的布局设计人员没有预计到~33mA 电流可能来自此引脚、则器件可能会在 Vcc 和 ROUT 引脚之间的布局路径中的某个位置焊接/熔化。  

由于它不是为这种负载而设计的、因此您最终可能也会在时间上看到故障。  

如克莱门的指出,并行连接可能会有所帮助,因为从设备的电流消耗将被分为两个而不是一个,虽然你可能需要超过两个,如果我所期望的可能发生... 我认为、最好尝试在 ROUT 引脚前面连接一个信号转接驱动器/缓冲器、以便让该器件处理电阻负载、而不是在 LVDS TTL 输出端强制进行处理、因为这种情况可能无法处理。  

我知道这不是您想要的答案、但我认为您可能需要在 ROUT 输出前放置一些东西、以使100欧姆电阻负载设置正常工作。  

我已将该线程重新分配给 TI 的不同团队、他们可能会建议一个适合的潜在缓冲区。  

-鲍比

尊敬的 Louis：

遗憾的是、对于此用例、我们没有速度足够快的器件。  

单个 OPA693或 LMH6703可能会起作用(如果您具有更宽的电源)。

AVC 电平转换器实际上可能足够快。