[参考译文] SN65DSI83：SN65DSI83

嗨、文军：

现在看看这个,我会尽快回到你。

尊敬的 Vishesh：

我们需要 LVDS 时钟周期到周期抖动的原因是计算 LVDS 时序。 从 snla249.pdf 中、需要 RSKM >=电缆偏斜+ CLK 周期到周期抖动+ ISI、您是否知道如何获取 clk 周期到周期抖动？  

谢谢

文军

尊敬的 Vishesh：

感谢测试程序。 由于该项目仍在规划 阶段、因此我们现在无法直接测量周期到周期抖动、而是通过仿真和计算来评估 LVDS 时序。 在我看来、接收器的周期到周期抖动是发送器周期到周期抖动与 PCB/电缆的影响相结合、 这就是我请求发送器 SN65DSI83周期到周期抖动的原因、还是我们可以认为 SN65DSI83周期到周期抖动为零？

谢谢

文军

尊敬的 Vishesh：

好的、谢谢、SN65DSI83数据表列出了25ps REFCLK 抖动、那么我可以将其用作 LVDS CLK 逐周期抖动吗？

谢谢

文军

尊敬的 Vishesh：

还有一个问题希望与您讨论。 如您所述、我们可以使用 REFCLK 周期到周期抖动作为 LVDS CLK 周期到周期抖动的权变措施。

SN65DSI83提供 REFCLK 相位抖动、最大值为50ps (如图1所示)。  根据 周期到周期抖动和相位抖动之间的关系、如图2所示、 最大 REFCLK 周期到周期抖动 应为200ps (？？)、因此我们可以使用最大200ps 作为 LVDS CLK 周期到周期抖动、以实现权变措施、对吧？ 非常感谢。

图1

图2

尊敬的 Vishesh：

非常感谢您的回复和耐心! 关于抖动和系统抖动的

1.由于周期到周期抖动要进行第二次推导相位抖动,因此周期到周期抖动峰值小于相位抖动峰峰值,需要知道相位抖动函数来生成周期到周期抖动。 但现在我们没有此相位抖动函数、我们可以使用相位抖动峰峰值(50ps 或25ps)作为周期到周期抖动吗？ 或其他权变措施？

只需确认：相对于当前 CLK 上升沿或最后一个周期 CLK 上升沿、是低于 t0~6？

谢谢

文军

尊敬的 Vishesh：

希望向您咨询另外一个问题：由于 LVDS CLK 周期到周期抖动现在不可用、权变措施是使用 REFCLK 相位抖动作为替代方案、那么 我们使用25ps 或50ps 相位抖动是否更合理、如以下数据表表格所示？  由于周期到周期抖动比相位抖动小得多、50ps 可能过于悲观、那么您有什么看法？

谢谢

文军