[参考译文] DP83869HM：1588 SFD 脉宽澄清

admin

Other Parts Discussed in Thread: AM6442

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1324401/dp83869hm-1588-sfd-pulse-width-clarification

器件型号：DP83869HM
主题中讨论的其他器件：AM6442、 DP83869

大家好！

我在一周前问这个问题,但现在才意识到我不理解被接受的答案。

我们希望将 DP86839的 GPIO_0和 GPIO_1引脚用于 TX 和 RX SFD 的1588硬件时间戳。为此、我们将使用0x1E0[3：0]= 0x6 =接收 SFD 来配置 GPIO_0、使用0x1E0[7：4]= 0x5 =发送 SFD 来配置 GPIO_1。我们的时间戳器件(AM6442 CPTS) 需要最小98ns 的脉冲宽度。

问题1： GPIO_0和 GPIO_1上的 SFD 脉冲是否可以延长以确保其宽度大于98ns？

问题2. 在之前链接的答案中、我被告知使用0x1E0[7：4]以8ns 的增量调整 SFD 脉冲时序。但数据表显示0x1E0[7：4]适用于 GPIO_1_CTRL。这是不是错了？ GPIO_0和_1上是否有另一个寄存器来调整 TX/RX SFD 的脉冲时序？

4 个月前

0 admin 4 个月前

TI__Guru**** 1108040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

周老师、您好！

请查看以下评论：

Q1：GPIO_0和 GPIO_1上的 SFD 脉冲应在 us 范围内、其应大于98ns

问题2：感谢您指出这一点。是的、我们这边有一个错误。

8ns 主要是基线延迟的 SFD 变化。详情请参阅第9.3.2.1节：

此致、

林希尔曼

0 admin 4 个月前

TI__Guru**** 1108040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢、我没有意识到 SFD 保持高电平的时间这么长、这应该对我们的应用没有问题。

在第24页、DP83869的数据表显示：

The exact timing of the pulse can be adjusted through register. Each increment of phase value is an 8-ns step

您能解释一下这意味着什么吗？ SFD 可以进行什么时序调整、应该使用什么寄存器进行调整？

0 admin 4 个月前

TI__Guru**** 1108040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

周老师、您好！

感谢您指出。我们的数据表似乎不太清楚。希望以下回答可以帮助您消除困惑。

我们正在调整基线延迟、以帮助根据客户的系统更改 SFD。基线延迟具有8ns 的相位值增量。

此致、

林希尔曼

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83869HM：1588 SFD 脉宽澄清