• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 504 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI83-Q1：偶尔出现显示屏空白问题的原因和解决方案

admin
Guru**** 2542580 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1323005/sn65dsi83-q1-causes-and-solutions-for-occasional-display-screen-blank-issue

器件型号：SN65DSI83-Q1

尊敬的专家：

我们正在使用由 SC200RMNB-E53-UGNDA 支持的 SN65DSI83TPAPRQ1、为我们的两轮机动车研发基于 Android 的定制显示器件。 一般而言、我们的器件正常工作。 不过、存在一个非常零星的问题、器件屏幕变成空白。 当显示为空白时、0xE5寄存器在第5位保持0X7d 的值。 我们必须关闭/打开车辆钥匙才能重新打开显示屏。 配置。 当密钥关闭/打开完成时、SN65DSI83TPAPRQ1的寄存器会被重新配置。 您能帮助我们清除此错误吗？
期待您的评论。
谢谢。此致、
T·克里蒂卡
  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    看起来 PLL 解锁后会触发所有其他错误。 这很可能是 PLL 无法锁定的抖动时钟造成的。 显示面板规格是什么？ 您使用的是 REF_CLK 还是 DSI_CLK？

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应、

    我们正在使用 DSI_CLK.e2e.ti.com/.../A0700WXF2MAAADB01-Preliminary-Spec-V1.2-_2800_1_2900_-_2800_1_2900_.pdfe2e.ti.com/.../Config.reg-values.pdf

    连接显示面板规格和配置 寄存器值。

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿 Krithika、

    如果可能的话、尝试执行一个满足 62.23 MHz < f < 79.12 MHz 面板 DClock 频率的 REF_CLK。 REF_CLK 将是一个更干净的时钟、可以修复这个零星的问题。 此外、DSI 流是否与合适的.185MHz 时钟一起提供？ 看起来您正在使用 DSI_CLK 分频器将传入的时钟速度除以3。  

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的反馈。 目前、我们在我们的电路板中没有 REFCLK、我们将考虑在下一版本中实施 REF_CLK。 同时、您能为可以通过软件解决的任何解决方案提供建议吗？ 我们的 DSI CLK 当前测量的近似200MHz。 请确认共享的配置文件对于我们正在使用的面板是正确的。

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿 Krithika、

    针对诸如您的偶发问题的最重要设置为寄存器0x0A、0x0B、0x10和0x12。  

    根据您的配置：

    LVDS_CLK：62.5MHz、- 87.5 MHz

    DSI_CLK = 200MHz

    已使用2个通道

    DSI_CLK_RANGE = 0x26

    一个好的测试是尝试将 DSI 时钟增加到大约187.5 MHz、使其不处于范围间隔(5 MHz)的边缘。 这意味着您要使用的 DSI_CLK_RAGE 为185 - 190 MHz。 如果您更改此值、但保持分频器相同、输出 LVDS clcok 应为62.5MHz。 这可以使您更接近电池板的标称 DCLK、即62.58 MHz、从而可以摆脱您的零星问题。 这将使您处于 LVDS 时钟频率范围的边缘、但它更接近您理想的面板规格。  

    如果这不起作用、只需尝试找到 DSI_CLK 和 LVDS_CLK 的组合、该组合符合规格、并且对于任何范围寄存器都不是边沿情况。

    此致！

    V·皮塔迪亚

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh：

    我们将使用4个通道。 我们将 DSI_CLK_RANGE 更改为185 -190MHz。

    谢谢。此致、

    T·克里蒂卡

  • 0
    TI__Guru**** 2542580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果您遇到同样的问题、请告诉我。 如果这样不能解决问题、那么下一步最好的方法是实施 REF_CLK。