[参考译文] DP83822I：为什么将 VDDIO 检测为2.5V

admin

Other Parts Discussed in Thread: DP83822I

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1322593/dp83822i-reason-why-vddio-was-detected-as-2-5v

器件型号：DP83822I

大家好、David

我真的很抱歉这么晚才回答相关主题。

关于您在下一主题中的建议、

>寄存器0x421显示 VDDIO 被检测为2.5V。我们可以使用寄存器0x41F bit[11：10]强制检测到3.3V。请尝试此操作、并在0x001F = 0x4000后发出软复位。

客户强制检测到3.3V、然后故障情况似乎得到修复。

您是否有任何想法需要牢记、为什么即使 VDDIO 是3.3V、寄存器0x421也会被设置为2.5V、VDDIO 也被检测到？

谢谢。

搜索

2 年多前

0 admin 2 年多前

TI__Guru**** 2939240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

我可以处理 David 的这一问题。我们看到这种行为主要是由电源序列造成的。不过、这就是我们进行寄存器配置来纠正此行为的原因。

此致、

格罗姆

0 admin 2 年多前

TI__Guru**** 2939240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Gerome

感谢您的评论、请允许我再问您一个更详细的问题。

"由于电源序列"是什么意思？

客户可能违反7.6时间要求、在客户情况下的加电时间？

在图7-1中、DP83822I 何时以及如何设置寄存器0x421的位1：0。加电时序？

谢谢。

搜索

0 admin 2 年多前

TI__Guru**** 2939240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

除 SNLS505G 第12页的脚注3之外、我无法提供更多信息。

此致、

格罗姆

0 admin 2 年多前

TI__Guru**** 2939240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Gerome

感谢您的评论。

关于下面 SNLS505G 第12页的脚注3、

"最好在 VDDIO 斜坡完成后斜升 AVD、以避免在任何临界情况下错误检测 VDDIO 的低电平。"

以下情况是否也可能会错误检测到较低的 VDDIO 电平？

(情况)
AVD 和 ADDIO 同时斜升，在斜升完成后，Hardware RESET_N 会取消置位。

我想知道 RESET_N 取消置位时序会影响错误检测较低 VDDIO 电平的情况。

谢谢。

搜索

0 admin 2 年多前

TI__Guru**** 2939240 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

我们尚未看到这种情况发生、但我们确实具有强制 VDDIO 在情况下用作3.3V。当复位在不同时间点取消置位时、您是否明白如何更改？

此致、

格罗姆

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83822I：为什么将 VDDIO 检测为2.5V