• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 271 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVDS31：使能引脚上的上升时间

admin
Guru**** 2442090 points
Other Parts Discussed in Thread: SN65LVDS31

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1328277/sn65lvds31-rise-time-on-enable-pin

器件型号：SN65LVDS31

尊敬的 TI 支持团队：

SN65LVDS31的使能引脚(G)上必要的上升时间。 我们将 G/连接到 Vcc、在 G 上、我们使用连接到 Vcc 的 RC 电路将 LVDS 驱动器的启用延迟约20ms。

这是可以的吗？

谢谢！

  • 0
    TI__Guru**** 2442090 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lyto：

    图8-4显示了时序图以及使能引脚和输出信号之间的关系。  如果您查看第9.2节中的功能方框图、器件功能模式(表9-1)和图8-4、您会发现无需添加 RC 电路来延迟使能引脚。

    您还可以参阅此处的 EVM 原理图： 低电压差动信号(LVDS) EVM 用户指南

    此致、Amy

  • 0
    TI__Guru**** 2442090 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Amy、

    感谢您的答复。 我知道时序图、我知道不需要延迟、但我们要为我们的应用实现延迟。 这´s 我们在使能单元前面构建了一个 RC 电路。 但问题是：使能引脚上是否允许较慢的 RC 上升时间。 内部使能电路是什么样的；它是否允许这样的缓慢转换？

    谢谢！

  • 0
    TI__Guru**** 2442090 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lyto：

    图8-4提到了所有输入脉冲都是在不到1ns 的时间内使用 tr 或 tf 进行测试的。 但是、在包含输入和使能的真值表的表9-1中、使能似乎允许缓慢上升时间。 需要注意的情况是使能引脚同时为 L 和 H、因为这可能会导致不确定的输出。 为了缓解这种情况、请确保在任何给定的时间点、其中一个使能引脚都处于保证的高电平或低电平状态。   

    如果您有其他问题、请告诉我。

    此致、Amy