请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IR 您好！
我们需要在我们的项目中使用 DP83867IRRGZR、请确认 PHY 与 TI 处理器 AM3352BZCZ 兼容、
此外、回答我的以下有关相同设计的问题、
1.根据定义的规格、我们使用 VDDIO= 3.3和其他的电压轨1.0、1.8和2.5、电压轨的时序要求是什么、如果不能一次提供所有电源轨、延迟的容差是多少、 该器件适用于1.8V 和2.5V 电压轨、请针对其他电压轨提供建议；如果我们按任何顺序为所有电压轨供电、是否可以。
2.根据 TI 的时钟源、晶体25MHz 或采用1.8V 25MHz 的振荡器、
3.建议如果在 RMII 配置为50MHz 时钟的系统中、适合 RGMII 的25MHz 时钟还有任何其他偏好、这会导致更少的系统级更改、在这种情况下的系统级更改是什么、并且还会共享相同的 Linux 支持包。
4. PHY 和处理器之间的时钟和数据位的驱动器侧是否需要串联终端电阻器。
5. TG1G-E012NZLF 是否适合该操作、还建议我们是否应短接 当前组装有0E 跳线和0.1uf 电容的磁性元件的中心端子。
6.差分线路上是否有任何上拉要求、还是内部可用
谢谢。
里沙夫
