This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83TC813R-Q1:RGMII 移位传输与放大器;RX 问题

Guru**** 1630180 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1325793/dp83tc813r-q1-rgmii-shift-tx-rx-question

器件型号:DP83TC813R-Q1

您好、Mellin

我继续在此处通过电子邮件提出问题。

100Mbase-T1 RGMII 在移位模式下运行、与 SOC 通信。

在电子邮件中、您的回复如下:

1.关于 RGMII 输出时序:  

RX 时序参数在 RGMII RX 接口的输出引脚上指定、对吗?  

参数需要匹配接收器的(SOC)输入规格、对吗?

  RGMII TX 和 RX 对齐模式或延迟(移位)模式配置

在上面的快照回复中、对于下面的配置、您已确认我的理解正常:

位1 =0x0 => RX 对齐模式  
位1 = 0x1 =>启用 RX 延迟模式  
位0 =0x0 => TX 对齐模式  
位0 =0x1 =>启用 TX 延迟模式  
3. 关于 RGMII TX 信号的时序,只有 Tsetup 和 Thold 用于对齐 模式,没有 Tsetup 和 Thold 用于移位模式。 请帮助确认 Tsetup (shift)和 Thold (shift)的范围。
在 上面的快照回复中、TX 移位模式的偏差为0、与 TX 对齐模式相同。
(1)您能否确认? 这样、对于对齐和移位模式、PHY 引脚上的 RGMII TX 时序规格相同、对吧?
(2)由于发送器 SOC 始终在内部有内部延迟(最小值1.2ns)、因此 SOC 内的延迟是否会影响 PHY RGMII TX 功能?  
   SoC RGMII TX 存在延迟、但 PHY RGMII TX 需要对齐时序=>接口不匹配。
   SoC TX 延迟+ PHY TX 延迟=>在 PHY 接收到@-40℃ 或 95℃??时可能导致整个 TX 延迟范围内的  =>以太网通信失败@-40℃ 还是 95℃?
(3) 在移位模式下、我不理解 PHY RGMII TX 时序图中 Thold (shift)和 Tsetup (shift)的光标限值。 它们的光标限值是否正确? 他们看起来很奇怪。
    移位模式下的 TX 时序图对 我来说很容易理解。
         
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Oguri Masatoshi、您能回答这些问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yanan、您好!

    请在下面查找我的评论:

    1. RX 时序参数在 RGMII RX 接口的输出引脚上指定、对吗? 参数需要匹配接收器的(SOC)输入规格、对吗?

      正确。

    2. 正确。

      1. 在移位和对齐模式下、Tsetup 和 Thold time 都相关。 在 TX 移位模式下、偏斜在内部引入、因此 TX_D 和 TX_CLK 信号应在 PHY 的引脚处对齐。  
      2. 如果在 SoC 的发送过程中引入了偏斜、则 PHY 不应引入额外的偏斜。 在本例中、请为 PHY 使用 TX 对齐模式。  
      3. 将在下一个数据表修订版中更正图7-3。 在 TX 移位模式下、TX_CLK 应与 PHY 引脚上的 TX_Data 信号对齐。  

    谢谢。

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、David。

    正如我在下面所理解的、它们都对吗?

    1.关于 RGMII RX 或 TX、不管接收到时钟和数据是否同步、 移位模式都会引入 PHY 内的时钟延迟、对齐模式会使原始信号时序保持不变、而不会引入其他延迟。

    2.对于接收器,无论 PHY 还是 MAC,接收到的数据都必须在接收器内部的时钟边沿上采样。

    3.如果 PCB 上 RGMII 总线的所有轨道的并行长度相同、时钟和数据的转换时间相同、则 PCB 轨道不会造成转换延迟。 但对于接收器、数据必须在时钟边沿到达之前保持稳定、因此延迟是在接收器内部引入的。

    (对齐模式下的发射极) + (PCB 轨迹的长度相同)=(数据和时钟在接收器侧同步)=>接收器必须进入移位模式;

    (移位 模式下的光发射极) + (PCB 轨道长度相同) = (时钟 在接收器侧传输数据后延迟) => 接收器必须进入对齐模式。

    如果 PCB 引线的长度不同、这会在数据和时钟信号之间产生转换延迟、则可以根据转换延迟选择移位模式或对齐模式、以匹配接收器的接收时序。

    无论什么情况、目标都是使接收时序正常:数据必须在时钟边沿之前保持稳定、其中接收数据的 t_setup 和 t_hold 与接收器的数据表兼容。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yanan、您好!

    1.正确

    2.在时钟边沿上对接收到的数据进行采样,是的。 对于 TX_CLK、TX_Data 信号必须至少具有1ns 的设置时间和1ns 的保持时间。 图7-4显示了这一点。

    3、是的,这是完全正确的,说得好。  

    谢谢。

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David。 感谢您的回复和赞扬。

    现在就可以清楚对齐/移位模式和时序了。

    根据我们的测试结果、 数据上升/下降时间不兼容 测量最大电压。

    测试中的 tr 和 tf 1.59ns 和1.71ns但数据表中指定了 1.2ns 最大值 具有5pF Cload。

    我正在考虑:RX_D[3:0] tr 和 tf 的超范围可能为 接受或不接受 如果接收器 SOC 的接收时序良好( SOC 的数据表中指定 t_setup 和 t_hold 大于1ns)?

       

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yanan、您好!

    只要接收器满足设置和保持时间、就可以使用稍高的上升/下降时间。 数据表中给出的上升/下降时间规格适用于5pF 负载、您的电路板或 SoC 可能具有略微不同的负载。  

    您能否顺利传输数据?

    谢谢。

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的。 我明白了。 只要 tr & tf 的偏差不大、这实际上就是审查时机。

    在 DV 测试中、以太网丢失@Ta = 40ºC μ s 和 Ta = 95ºC μ s、我们现在正在对此问题进行故障排除。 我不知道问题是否由 tr 和 tf 引起。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yanan、您好!

    请告诉我、您将在此了解更多详细信息。 链路是否断开或链路在-40C 和95C 下是否稳定?

    谢谢。

    大卫  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 David 的关注。

    我的同事正在处理这一问题。 我已经给他提供了支持的线索链接、如果他获得更多详细信息、也许他会在这里回复您。
    我还将关注这个问题、直到最终解决。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当然,会等待他的答复。

    谢谢。

    大卫