主题中讨论的其他器件:TCA9803、TCA9801 、
大家好、TCA9505支持团队
以下是从数据表中获取的建议工作条件和电气特性。
在建议运行条件中描述了 VIL 低于0.3V。 然而、在电气特性中规定 VILC 最小值为110mV。
这项建议似乎不一致。 我认为建议的 VIL 应小于110mV。 为什么建议使用0.3V?
我已阅读过其他 E2E 文档、但不明白这一点。
此致、
田尾市
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、TCA9505支持团队
以下是从数据表中获取的建议工作条件和电气特性。
在建议运行条件中描述了 VIL 低于0.3V。 然而、在电气特性中规定 VILC 最小值为110mV。
这项建议似乎不一致。 我认为建议的 VIL 应小于110mV。 为什么建议使用0.3V?
我已阅读过其他 E2E 文档、但不明白这一点。
此致、
田尾市
您好、Clemens
下面是客户的方框图。 HDMI Re 驱动器作为 B 侧的从器件具有时钟延展功能。 因此、在客户用例中、Intel SoC 不需要作为 A 侧的主器件来将低电平驱动到110mV 以下、并且只需要考虑 VIL<0.3V。
但是、如果具有时钟延展功能的从器件连接到 A 侧、则输入低电平需要考虑 VILC=110mV。 我像这样理解。 我的理解是否正确?
谢谢
田尾市
尊敬的 Tamio:
如果 HDMI 转接驱动器能够在 B 侧进行时钟延展、则如 Clemens 提到的、Intel SoC 必须能够驱动低于 VILC < 110mV 的 A 侧。
Clemens 对 TCA9801也是正确的。 此类缓冲器中的器件方向控制机制由内部电流源供电、而不是需要两个电压电平输入(VIL、VILC)的静态电压偏移。
TCA9801听起来更适合此应用、因为 Intel SoC 无法满足<110mV VILC 要求。
此致、
泰勒
您好、Clemens and Tyler
如果 B 侧的从器件 从未发生 时钟延展、则不 需要将 A 侧的主器件驱动至低于 VILC<110mV 的输入低电平。 输入低电压低于 VOIL<0.3V
这是否正确?
另一方面、如果 B 侧的从器件发生时钟拉伸、则不需要在时钟拉伸期间将 A 侧的主器件驱动到110mV 以下。 我认为、在时钟延展期间、主器件仅识别 CLK=LOW 即可。
我的想法是错的吗?
谢谢
田尾市
尊敬的 Tamio:
对于最佳实践、我仍会确认一侧的器件(本例中为 Intel SoC)能够在 VILC 参数的限制内驱动逻辑低电平信号、以确保其能够将 I2C 总线拉低。
另一方面、我认为如果 B 侧的从设备发生时钟拉伸、A 侧的主设备无需在时钟拉伸期间驱动到低于110mV。 我认为主器件在时钟延展期间仅识别 CLK=LOW 就足够了。
问题更大、因此器件(TCA9509)本身无法检测器件的哪一侧驱动为低电平-这将导致总线锁定。 一旦 A 侧驱动低于 VILC、此器件将能够识别 A 侧正在驱动低电平至 B 侧。
如果这在您的设计中不可行、请查看 Clemens 和 Tyler 推荐的 TCA980x I2C 缓冲器。
此致、
插孔