如果 SN65LVDS93A 的 Hsync 和 Vsync 输入为低有效、则 LVDS 数据低有效中 Hsync 和 Vsync 的极性是否为有效?
如果不是、能否将其设置为低有效?
SN65LVDS93A 的 TTL 输入 Hsync 和 Vsync 输入是否必须为高有效信号?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如果 SN65LVDS93A 的 Hsync 和 Vsync 输入为低有效、则 LVDS 数据低有效中 Hsync 和 Vsync 的极性是否为有效?
如果不是、能否将其设置为低有效?
SN65LVDS93A 的 TTL 输入 Hsync 和 Vsync 输入是否必须为高有效信号?
似乎 SN65LVDS93A 无法改变 HSYNC 和 VSYNC 的极性。 更具体地说、该器件是一种与串行 LVDS 并行的直通模式、这意味着低输入对应于低输出、高输入对应于高输出。
HSYNC 和 VSYNC 是否需要低电平有效或高电平有效 将基于系统中特定显示器的特定需求。
[/报价]SN65LVDS93A 是否规定了输入有源高电平 Hsync 和 Vsync?