请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LVDS93A 下图摘录自 SN65LVDS93A 数据表第11页的图10。
此图显示了 CLKSEL =高电平条件时的 CLKIN 和 CLKOUT。
但是、根据实际测量值、CLKSEL=Low Level 似乎是正确的条件。
"高电平 CLKSEL 是正确的吗？
下图摘录自 SN65LVDS93A 数据表第11页的图10。
此图显示了 CLKSEL =高电平条件时的 CLKIN 和 CLKOUT。
但是、根据实际测量值、CLKSEL=Low Level 似乎是正确的条件。
"高电平 CLKSEL 是正确的吗？
您好、当 CLKOUT 有一个上升沿时、从 t0处的第一个位开始的 Yn"周期"开始。 
根据数据表、当 CLKSEL 为高电平时、选择上升沿。
CLKIN 和 CLKOUT 延迟在中显示为顶部的 t7。
但是，根据实际测量结果，CLKSEL=Low Level 似乎是正确的条件
您在测量结果中发现了什么不同之处吗？ 如果是、您能否向我们展示 逻辑分析仪捕获结果中的波形？
此致、
伊克拉姆
