This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83826I:来自 EtherCAT 要求的设计审查请求

Guru**** 1960015 points
Other Parts Discussed in Thread: DP83826I
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1354007/dp83826i-design-review-request-from-ethercat-requirements

器件型号:DP83826I

您好!

我们正在设计一款采用两个 DP83826I 以太网 PHY 的 EtherCAT 模块。

处理器与 PHY 之间的接口是 MII。

您能否根据 EtherCAT 要求审查设计并提供评论?

电路原理图已随附。

谢谢。此致、

梅尔宾

e2e.ti.com/.../DP83826IRHBT_5F00_Schematics.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    感谢您的提问。

    在 DP83826的增强模式下、在 EtherCAT 应用的正确设置中、自举和 MAC 连接看起来很好。 我发现信号能量检测自举电阻器已被禁用-您是否打算使用信号检测?

    如需进行一般引脚排列检查、请在以下检查表上分享您的输入("增强型模式原理图检查"表):

    https://www.ti.com/lit/zip/snlr050

    在回顾此处提供的意见后、我可以帮助分享更多反馈。

    谢谢!

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Evan:

    已填写"ENHANCED Mode Schematic Check"并随附此注释。  

    我期待收到更多评论意见。

    提前感谢、

    梅尔宾

    e2e.ti.com/.../DP83826_5F00_Schematic_5F00_Checklist-_2800_public_2900_.xlsx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    感谢您在此处提供意见。

    请给我一些时间来回顾,我希望有反馈给你5/3。

    此致、

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    请查看我的反馈:

    • 在增强模式下、LED_1无法连接到 MAC 的 TX_ER。 TX_ER 对于 MII 模式是可选的、可以让该引脚仅用作 LED/中断。 使用的是哪种 ESC?
    • 默认情况下、MDIO 上拉电阻器不应进行 DNP 处理、这是寄存器访问所必需的
    • 可以在 MDI 终端上添加可选电容器以提高 ESD 性能

    引脚排列的其余部分看起来很好。

    我建议您在继续设计时参考以下布局检查清单:

    https://www.ti.com/lit/zip/snlr048

    谢谢!

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Evan:

    • LED_1仅用于 LED 用途
    • 处理器侧存在 MDIO 上拉电阻、 因此 PHY 侧无此电阻
    • MDI 线路上的电容: 注释

    PCB 上 MDI 线路的最大可能长度应该是多少?

    我们计划通过板到板连接器将 MDI 线路从一个板延伸到另一个板、并在 RJ45连接器上进行连接。 在这种情况下、电容器端接应放置在何处? RJ45连接器附近?

    谢谢。此致、

    梅尔宾  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    从 PHY 到磁场的 MDI 布线长度应小于3英寸。 通过电路板连接器的预期布线长度是多长?

    终端电容器应靠近磁性元件放置。

    谢谢!

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Evan、

    从 PHY 到磁性元件的 MDI 信号预期长度为3.5英寸。 如果我们将信号挤出通过内层来降低暴露在外部噪声中的风险、会有什么优势吗?

    4.7pF 电容器适用于 MDI 终端、对吧?

    谢谢!

    梅尔宾

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    不建议通过内层布线、因为此过程所需的过孔会影响 MDI 线路的阻抗和信号质量。 这对于10M 应用是可接受的、作为改进噪声性能的折衷方案、但这种类型的布局未经内部验证。

    如原理图检查清单中所示、4.7pF 没有问题。

    谢谢!

    埃文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Evan。

    已注意到这些评论。 将根据检查清单建议和

    此致、

    梅尔宾

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melbin:

    当然、我们也很乐意为您提供帮助。 我即将关闭该主题帖、请重新打开或创建新主题帖、以解答更多原理图/布局问题。

    谢谢!

    埃文

x 出现错误。请重试或与管理员联系。