[参考译文] TUSB8041：使用 TUSB8041的不同电路板需要不同驱动强度配置电阻器-&gt；问题

你好、Santhosh：

  您的方向正确。 R1电阻器主要用于调节 HS 电流和打开 HS 眼图张开度。

  您是否使用 HS 器件和 FS 器件进行了测试、HS 应为480Mbps。

  对于 PCB 布线阻抗、其应以90欧姆+-10%差分 或45欧姆+/-%单端为目标。

  您是否能够执行 TDR 来检查 电路板上的 DP DM 阻抗？

此致

布赖恩

你好，大脑，  

感谢您的快速响应。  

我们仅在 FS 模式下使用(USB 集线器连接到符合 USB 修订版2.0的 PCM2903CDB、全速)。  

我们提供了类似这样的指南、印刷电路板制造厂家修改了层叠、以实现上述阻抗规格。  

我们没有 TDR 仪器(如 VNA)来检查实际实现的阻抗。 是否有任何具有成本效益的方法来测量阻抗？

 差分 布线的紧密耦合会影响 损耗(我们使用的是6.8mil 宽度和8mil 分离微带)、但它是否会在 USB2.0全速下显著影响驱动强度和眼图张开度？

对于全速12Mbps、PCB 迹线可能没有太大区别。 您能否使用单端探头获取全速封装波形并 将波形上传到 USBET20工具中以检查 FS 眼图？

 您可以 从 USB.org 获取 USBET20

此致

布赖恩

您好、Brian、 我使用单端探头捕获了 USB 差分线路、但我在将文件上载到 USBET20工具->"Unknown Exception (未知例外)"时遇到错误。  

如果您知道任何权变措施、请告诉我、我将捕获接地长度较短的波形以获得更好的波形、并在此处上传。  

或者您是否知道我们可以在示波器中分析的任何参数(上升时间、设置和空穴时间等)？

我将附加.wfM 文件、以便您也可以尝试一次

在分析波形时、我注意到、由于 DP 线上的上拉电阻器、共模和差模电压不符合 USB2.0规范。  

PCM2903CDB 建议在具有与门的 DP 线路上使用一个上拉电阻器(第1个图像)。 我们的实现(第2个在 TUSB8041、第3个在 PCM2903CDB)图像(符号中为黄色)

根据规格、正如我在各种波形上的观察结果、我们应该有0.8至2.5V 的共模电压(但我们将获得超过3V 的电压、即(3.37+3.19)/2=3.28V)和大约400mV 的差模电压(我们的电压为 5V)！

我看不到关于上拉电阻器重要性的太多信息(仅在 POR 之前、用于检测下行端口)。 如果它是内部的开关、那么它可以、但我们提供了外部上拉电阻器、那么它会导致任何问题吗？

您是否通过1.5k 将 DP 上拉至3.3V？

从波形来看，它看起来像时钟信号，不像全速封装。

关于 USB20工具、我将在下周一查看要保存的格式。

此致

布赖恩

你好、Santhosh：

  有更新吗？

此致

布赖恩

您好、Brian、

正如我们在讨论中所讨论的那样、USB 的 LS 和 FS 配置需要上拉/下拉电阻器(https://www.beyondlogic.org/usbnutshell/usb2.shtml#:~:text=Without%20a%20pull%20up%20resistor,has%20a%20SoftConnectTM%20technology)

我想知道哪些参数会影响  USB2.0速度下的驱动器强度？  

此外、还有任何有关 USB20工具的信息吗？

此致、

桑托什