This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867E:何时需要引脚搭接?

Guru**** 1456330 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1364260/dp83867e-when-is-pin-strapping-required

器件型号:DP83867E

您好、TI 团队、  

我们在 一个定制电路板应用中测试 DP83867ERGZT、这种定制电路板应用与千兆位以太网 MAC (GEM3)上的 Zynq FPGA MIO 连接。 这是系统中的唯一器件、LED 通过 LED_0和 LED_1引脚驱动。 芯片是否需要任何硬件搭接才能通过 MDI 总线进行响应?  

协议:RGMII
(默认地址应保留为0x00、这是我所假设的、直到完成任何捆绑)


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Navadeep、您好!

    为了使 PHY 使用默认自动协商配置通过 MDI 总线进行响应、不需要搭接。

    但是、有一些可配置的 RGMII TX/RX 延迟可以通过引脚 GPIO_0、GPIO_1、LED_1和 LED_2进行捆绑。

    根据迹线布局的延迟和 MAC 内部延迟、为这些引脚添加搭接选项可提高灵活性、并满足 RGMII 时序要求。 在 Linux 中、还可以通过寄存器访问或器件树来配置这些延迟。

    谢谢!

    埃文