[参考译文] SN65DSI86：SN65DSI86 MIPI 双 DSI 接口2@1920x1080不工作

你好、Augusto、

如果可能、您可以发送原理图以便我查看一下吗？ 此外、您是否能够输出色条？

您好 Vishesh：

是的、我们能够在显示屏上生成色条、我已经上传了 相关的 原理图。

e2e.ti.com/.../Sheets11_2C00_12_2C00_18.pdf

你好、Augusto、  

您使用的 REFCLK 似乎是正确的吗？ 此外、请在 EN 引脚上包含0.22uF 电容器。 原理图没有任何重大问题、因此应该没问题。

如果色条有效、而 DSI 信号无效；则问题出在 DSI 信号或寄存器配置中。 您能否发送包含您的寄存器值和面板规格的填写完整的电子表格？ 我将尝试验证寄存器。 您是否可以查看 DSI 信号并确认视频时序正确？

还要查看错误寄存器、看看是什么问题。 这是指南： https://e2e.ti.com/support/interface-group/interface/f/interface-forum/945403/faq-sn65dsi86-sn65dsi86-black-screen-debugging-guide?tisearch=e2e-sitesearch&keymatch=sn65dsi86#

是的、我们使用 REFCLK。 附件是包含寄存器设置的电子表格。 显示要求也引用如下。

e2e.ti.com/.../TI-Support-Bridge-chip-v1.xlsx

我使用电子表格计算了寄存器值、而且我们的工具有不同的值。 请尝试使用此文件中的那些代码：

e2e.ti.com/.../SN65DSI86_5F00_PANEL_5F00_VIDEOREGISTER_5F00_CALC_5F00_Augusto.xlsm

嗨、

我将由于不活动而关闭该线程。

尊敬的 Vishesh：

我们已整合您提供的更新后电子表格的反馈、但该反馈仍未解决我们的问题。 我们不断收到：
LOSS_OF_DP_SYNC_LOCK_ERR 错误。 此错误位被置为有效的根本原因是什么？

此外、我们还发现在从低功耗模式切换到高速模式时、FPGA MIPI 高速时钟振幅下降。 该时钟振幅下降会对  SN65DSI86造成什么影响？ 我将附加一个低功耗数据线路变为低电平的示波器屏幕截图、随后它将对高速 MIPI 时钟产生影响。

我们始终收到：
LOSS_OF_DP_SYNC_LOCK_ERR 错误。 此错误位生效的根本原因是什么？

根本原因是 DSI 和 DP 的时序不匹配：

你能发送寄存器0xF0-0xF8的转储吗？

此时钟振幅下降对  SN65DSI86的影响是什么？

这取决于发生这种情况的时间。 需要的是、启动和断电过程分别遵循表8.4.2和8.4.3。 在传输数据时、HS 时钟必须保持稳定。

另外请查看该调试指南： https://e2e.ti.com/support/interface-group/interface/f/interface-forum/945403/faq-sn65dsi86-sn65dsi86-black-screen-debugging-guide?tisearch=e2e-sitesearch&keymatch=sn65dsi86#

0xF0 - 0xF8除0xF6 = 0x40、LOSS_OF_DP_SYNC_LOCK_ERR 外的所有读取均为0x00

嗯、是的、同步时序似乎未对齐。

您能否查看此内容并验证是否为您的系统正确填充了此内容？ 我在前一个文件中将输出类型设置为 RGB666。 这可能是出现时序问题的原因。  

我已将 RGB666调整为 RGB888。 我们的时间基于以下几点：

嗯、您可以确认 DSI 时序吗？ 从外观上可以看出、为面板正确设置了寄存器和 ASSR、可以通过色条看到。 这意味着该问题源自 DSI 输入。

由于没有 PLL 解锁、这也意味着传输时钟和速度也可以。 我认为最好的办法是查看 DSI 数据并验证线时间、然后尝试交换芯片、看看是不是问题所在。 一切似乎都设置正确。  

尊敬的 Vishesh：

为了使 SN65DSI86正常运行、是否必须遵守低功耗状态(LP-11)的最小和最大时间要求？

我们将在每个帧结束时将 MIPI 通道置于低功耗状态一次。  在这些情况下、低功耗状态是否有最小和最大时间要求？ 我们在通过链路获得单通道视频方面取得了一些成功。 但是 、我怀疑 低功耗周期的持续时间可能会使我们的视频链路停滞。

为什么要在每个帧后将 MIPI 通道置于低功耗状态？ 无需执行此操作、

这仅适用于突发模式。 您处于低频模式还是非突发模式？

根据我的理解、非半身像连续视频流、禁用和重新启用通道可能是导致该问题的根本原因。

您是否可以尝试使所有通道保持活动状态？

我们将使用非突发模式。 这是一个有趣的新信息。 谢谢你。 我将修改设计以了解该选项。

好的、让我保持最新

我执行的测试在帧的末尾消除了低功耗周期、但不幸的是、我无法在该模式下传输视频。 在帧结束时没有低功率周期的情况下、电桥看起来完全没有响应。  

嗯、你可以把错误寄存器0xF0的转储发送到0xF8吗？

色条也能正常工作吗？

色条仍然可以工作。 在为单通道配置芯片并使用低功耗模式(所有错误寄存器均为0x00)时、我们能够获得视频。 当我们禁用低功耗模式(仍然是单通道)时、然后设置寄存器0xF6中的位1 (DPTL_OUTABLE_HSYNC_ERR)、此时没有来自 SN65DSI86芯片的视频输出。 当我们启用低功耗模式并在双通道模式下运行时、会设置寄存器0xF6中的位6 (LOSS_OF_DP_SYNC_LOCK_ERR) 、并且没有来自 SN65DSI86芯片的视频输出。 如果您希望我在其他配置中遇到错误、请告诉我。 Augusto 在周末的剩余时间里度假、但他拥有各种 FPGA 构建、我可以为不同的实验运行。 但是、我们无法运行的一个实验是突发模式；我们当前正在使用的 FPGA MIPI 模块不支持该模式。

嘿，Theresa，

您是否能够验证 DSI 时序？ 问题似乎是配置问题。  

您是否能够使用 DSI 寄存器计算器重新验证干扰？ 您是否能够测试单个输入通道至单个输出通道？

使用用于色条的相同脚本、并将其用作 DSI 测试脚本的基准。 略微修改此脚本、并通过信号通道输入和单通道输出测试让脚本更进一步。 这已经是一个长期存在的问题、所有错误都指向 CONFIG/ DSI 时序问题。  

还要查看数据表上的第8.4.2节、并确保满足上电和断电序列。 低功耗状态用于突发模式、因此不应用于此测试。

将0xF8设置为0x01、这意味着半自动链路训练成功。

尊敬的 Vishesh：

我已经验证我正在使用 DSI 寄存器计算器电子表格中的设置、并且已经在过去的一年中多次验证了上电序列、我们一直在尝试让 MIPI 视频正常工作。 我们能够看到从 SN65DSI86到显示屏的 FPGA 输出的单通道 MIPI 视频。 链路训练始终成功。 切换到双模时、我更改的唯一设置是寄存器0x10 (设置为0x80、而不是0x20)和寄存器0x94 (设置为0xE0、而不是0x20；可能不需要将单通道设置为低电平、但可以正常工作)。 当我以这些寄存器设置重新启动时、我得到 DP 同步锁定错误的丢失。 FPGA 中的左侧和右侧 MIPI 模块是相同的、并且配置相同。

我们在任何文档中都没有看到任何指出低功耗模式仅适用于突发模式的内容。 当我们禁用低功耗模式时、我们根本没有视频(单通道视频停止工作)。 我没有看到该模式的任何寄存器设置；我应该为此模式更改哪些寄存器？

这些引脚设置为什么？ 发送的原理图看不到。  

引脚应该为：

GPIO1：1

GPIO2：1

GPIO3：0

GPIO4：1

您是否能够通过 DSI 注册计算器并重新验证没有收到通知？ 您是否能够测试单输入通道到单输出通道？

您是否能够查看 DSI 信号？

通过将0x10设置为0x80、您还可以将通道 A 的奇数像素和通道 B 的偶数像素翻转为通道 A 的偶数像素和通道 B 的奇数像素。尝试将0x10设置为0x00。  

我认为在单通道模式下、偶数/奇数、左/右设置无关紧要。 当我在单通道和双通道模式之间切换时进行下电上电、这样芯片就不知道之前的设置是什么。 我刚刚将单通道模式下的设置0x10更改为0xA0、但没有发生任何变化(符合预期)。 我们需要它是左/右模式、这样0x80就是我们需要的设置。 我曾尝试将其设置为0x00以查看会发生什么、但行为没有发生变化、因此对于双通道、我将其改回为0x80。

嘿，Theresa，

我们能够看到从 SN65DSI86到显示屏的 FPGA 输出的单通道 MIPI 视频。

单通道运行正常、那么我现在看看单通道和双通道之间会发生什么变化、从而导致故障。 我想看看在双模式下切换偶数/奇数通道是否会产生影响。  

这些寄存器中的任何一个是否为非零值？

如果这些值非零、则需要将作物考虑在内、从而调整线时间。

此外、还应尝试同步流时钟和链路时钟、看看这是否有帮助。

当您更改为双模式时、您会计算一个新的寄存器设置、因为 DSI 时序也需要更改。  

单通道设置： e2e.ti.com/.../SN65DSI86_5F00_PANEL_5F00_VIDEOREGISTER_5F00_CALC_5F00_Single_5F00_Theresa.xlsm

双通道设置：e2e.ti.com/.../SN65DSI86_5F00_PANEL_5F00_VIDEOREGISTER_5F00_CALC_5F00_Dual_5F00_Theresa.xlsm

尊敬的 Vihesh：

我们不使用作物寄存器、它们均为零。 我无法按原样使用您的电子表格、因为我们有外部27MHz 时钟。 在回答您关于切换到双通道时还有哪些更改的问题时、我决定生成一个电子表格、将您在上面提供的文件中的寄存器设置与我们在代码中使用的设置和我们填写的电子表格中的设置进行比较(附件)。 另外、您之前曾问过我们是否可以查看 MIPI 信号。 我们能够在 FPGA 和 SN65DSI86之间的中间芯片上查看 MIPI 信号、尽管我们可以同时在示波器上看到的视频量是有限的。 我们已将电路板带到另一个站点、以便通过高速示波器查看信号、并且信号和计时看上去一切正常。 我们还将 GPIO 2和3切换为输出、并在示波器上查看了 HSYNC 和 VSYNC、它们看起来都很好。

此外,我尝试偶数/奇数,唯一的区别是我停止得到任何错误(这似乎意味着它放弃试图解释传入的视频)比正常更快。

特雷萨

e2e.ti.com/.../SN65DSI86-register-comparison_5F00_Collins_5F00_2024_2D00_04_2D00_29.xlsx

嘿，Theresa，

请说明几件事、您是尝试显示1920x1080视频还是3840x1080视频？

如果 FPGA 仅产生1920x1080、则无法实现3840x1080视频。 我一直工作在假设你正在试图使1960x1080显示器工作,但它似乎你脚本是一个视频输出3840x1080,因为时间不对齐.

我的输入：

差异：

尊敬的 Vihesh：

我们的 FPGA 正在生成两个1920x1080视频流、因此 SN65DSI86芯片在 CHA 上接收1920x1080视频、在 CHB 上接收1920x1080视频。 我们希望 SN65DSI86芯片将两个视频流放在一起、以输出单个3840x1080视频流。 当我们仅使用单通道时、输入和输出均为1920x1080、但当我们使用两个通道时、我们会接收两个1920x1080视频流并输出单个3840x1080视频流。

尊敬的 Vishesh：

对于一个以60Hz 运行且具有297.0MHz 像素时钟的单个灌电流显示端口特性3840x1080、双模式下 MIPI DSI 通道 A 和通道 B 有何要求的特性？ 双源 MIPI DSI 端口(通道 A 和 B)特性当前是1920x1080、以60Hz 的频率和148.5MHz 的像素时钟处于活动状态。 如果我将 MIPI DSI 通道 A 和 B 的分辨率更改为3840 x 1,080,148.5Mhz 像素时钟是否仍可接受？  

如果要从 FPGA 输出3480x1080 @ 60Hz、则需要使用 MIPI DSI 分离器将单个数据流划分为两个数据流。 我不确定分离器的输出特性是什么样的、因为 TI 不提供这样的器件、因此超出了我的专业知识范围。 DSI 时钟可以上拉到750MHz。

问题的根本原因不是输入信号的解决方案、而是使用两个不同的视频输入来驱动一个输出。 DSI 只能从一个数据流获取信息、但该单个数据流可以拆分为通道 A 和通道 B。如果您使用两个不同的数据流来驱动 DSI86、预计会出现时序错误。  

尊敬的 Vishesh：

我们没有回应,因为我们对您的帖子感到如此困惑。 我想您的意思是、如果我们要输出3480x1080视频、那么我们需要在通道 A 上输入3480x1080视频、在通道 B 上输入3480x1080视频、这根本没有意义。 我们也不理解您对分离器的引用。 我想从3480x1080视频开始、通过分路器馈送、在通道 A 上得到1920x1080视频、在通道 B 上得到1920x1080视频、这颗芯片把通道 A 和 B 重新结合、就产生3480x1080视频。 第二种情形是我们尝试使用它的方式、但我想您说过我们不能这样使用它。 如果您能解释 SN65DSI86期望在通道 A 和通道 B 上获得的内容、以便我们从 SN54DSI86输出3480x1080视频、我们将不胜感激。

作者：Vishesh、

您能否解释一下数据表第31页引用的公式？  这似乎与前一个职位相矛盾。 也需要说明一下。 我们不是通过"独立"流来驱动这座桥梁。 视频流由同步帧缓冲器驱动。 我们有一个 3840x1080、它装配了两个  同步的1920 X 1080流组件。 我们不会尝试将 不相关 视频流。 我们的左右通道相互同步/同步。

此公式与通道 A 和通道 B 的输入有关。当单个数据流被分离为两个时、Horizontal_Total 被拆分为两个、或者向右/向左或者奇/偶。 水平像素数据的这种分离会生成两个具有相同时序除以二的流。  

我们没有尝试合并 不相关 视频流。 我们的左右通道同步/相互同步。

"对不起,我不小心给弄丢了。"

是否能够发送在3840x1080下工作的 ref_clk 的寄存器设置？ 此外、尝试发送两个1980x540流、然后查看时序问题是否由水平像素过多引起。

可通过正确的像素起始点调节 H_actives。

嘿、我将由于不活动而关闭这个线程。

尊敬的 Vishesh：

我使用这款器件的成功有限。 我们在连续视频模式下操作 DSI/D-PHY 和电桥时获得了单通道操作。 然而、在 A 通道运行的情况下、即使两个通道的输入数据、分辨率和时序是相同的、B 通道也无法在双通道模式下运行。 此外、我们正在尝试将 MIPI 流与垂直同步脉冲同步、帧末尾的低功耗状态似乎使桥接芯片停止工作。  使用该器件已是一种非常 令人失望的开发体验。 我鼓励 TI 加入 HDL 行为模型和更多工作示例、以便为使用此器件的客户提供支持。  我目前没有其他问题。 我更喜欢使该线程保持打开状态、但如果需要将其关闭、则将其关闭、但我的问题仍然没有解决。 如果将来出现问题、我会将其发布为新问题。