[参考译文] DP83825I：对间接 ESD 是合理的

您好、Hanno、

您能否说明介绍一下引入的是哪种类型的间接 ESD？

如果澄清了芯片故障的条件、我可以帮忙提供建议。

谢谢！

埃文

您好、Evan：

我们有一个带有接地电位的铝板、该铝板安装在带有 DP83825I 的平台的四个角上。 铝板和模板是平行的。 铝板和铂之间的距离是3mm 的,但测试表明,距离没有任何差异。 当我们向铝板投照+/- 8kv ESD 时、DP83825I 将复位。 IC 中的寄存器获取其复位值、我们必须重新配置它。 我们并不认为3、3V 电源有任何问题、因为3、3V 电源的其他 IC 不存在任何问题。 RESET 线的一行电阻为1000欧姆、容量为68pf、非常接近芯片的 RESET 引脚。 我们也使用 DP83822I 在相同的平台上没有任何问题。 电路(原理图)与评估板 DP83825EVM 中的电路相同。

谢谢！
萨利姆

尊敬的 Salim：

感谢您的澄清。 我还向团队提出了一些问题来帮助诊断根本原因：

[1]如何测量内部配置复位? 哪些寄存器在 ESD 冲击后发生变化？

[2]是否可以共享原理图/布局?

[3]在 ESD 冲击期间如何验证稳定的电源/复位? 电源和复位线路的示波器截图是否可以在 ESD 测试期间共享？

我不知道独立于电源线和复位线的 PHY 复位有任何情况、因此确认这些情况不是什么原因会有所帮助。

谢谢！

埃文

您好、Evan：

感谢您的答复。

至[1]：

我们在 BMCR 寄存器中禁用自动协商、从不重新将其设置为自动协商。 在向铝板提供 ESD 后、DP83825i PHY 的以太网通信停止、当我们读取 BMCR 寄存器的自动 Negotiation_Enable 位时、我们会看到它恢复到复位值、并且自动协商再次激活。

至[2]：

我将附上原理图和布局。 模板的构建方式与图片中的关联方式相同。 在我们注意到 ESD 的问题后、我们修改了铂
我所作的相关修改：
-添加了一个用于 VDDIO 的线圈(引脚19)
-像评估板一样添加了 TVS 和 ESD 二极管。
-已连接 INT/PWR_DOWN、排有2.49k 电阻、电压为3、3V
重置引脚通过平台上的 FPGA 进行控制。 我在复位线路上添加了一个1k 电阻、并在1nf 容量下添加了一个与1nf 容量并联的68pf 容量。

至[3]：

在 ESD 冲击期间、我们没有任何有意义的示波器截图。 平台上的 FPGA、CPU 和其他 Phy DP83822也具有相同的3、3V 电源、并且它们没有进行复位。 电源可能不是问题。 复位线路上的两个电容都放置在非常靠近引脚的位置。 行中还有一个1k 欧姆电阻。

谢谢！
萨利姆

填充多边形概览

未填充多边形概述

您好、Evan：

感谢您的答复。

是的、在电压较低时也会发生这种情况。 我之前尝试过5kV、但没有尝试4kV 或2kV。 同一寄存器会复位。 在 ESD 事件中、无法给出有意义的示波器图。 探针未连接到任何引脚时、也会触发。 在发给您原理图和布局布线之前、我要问一个问题。

在我们的布局中、IC 的散热焊盘未连接到任何电位。 数据表中没有关于散热焊盘电势的信息、因此我们将其保持断开状态。 但在评估板中、我们看到散热焊盘连接到接地电势。 这是否可以解释这种行为？

谢谢！
萨利姆

尊敬的 Salim：

有趣的是、电压为5kV 时... 我怀疑布局中有一些缺陷会导致罢工期间电源/复位发生变化。

在 ESD 冲击期间、您有没有任何方法可以进一步隔离复位引脚和电源引脚？

我不知道散热焊盘是其中的一个因素、但我会向团队进一步核实。

谢谢！

埃文

您好、Evan：

我将检查是否有任何方法可以隔离复位引脚和电源引脚。 您能找到有关散热焊盘潜力的任何东西吗？

谢谢！
萨利姆

尊敬的 Salim：

尽管我们尚未看到或验证断开 DAP 的 EMC 性能、但我认为 ESD 冲击期间的弱接地路径是这里的一个因素。

您是否有办法在焊盘上使用更好的接地连接进行测试？ 如果 PHY 顶层下方的层碰巧是接地的、是否可以为临时接地平面蚀刻顶层？

谢谢！

埃文