This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD24:匹配电阻和总线上拉 Ω/下拉电阻是否冲突的问题 Ω

Guru**** 2381590 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1370231/sn65hvd24

器件型号:SN65HVD24

工具与软件:

1 μ。应用架构:受限于产品架构,从机1没有完全按照菊花链架构设计,属于设计缺陷;各节点之间通过20cm的排线连接(非屏蔽双绞线)。A

2 μ A。节点原理:

测试主机带单节点时的AB波形:μ A

问题:μ A (__LW_AT__1)μ A 这颗芯片这样使用(架构、连接方式、速率)是否合适,虽然可以正常通信,但总感觉和芯片手册推荐的电路差距有些大(__LW_AT__2)波形并不是标准方波,且存在变形,如何进行进一步优化;3)收发使能信号切换时,对波形有一定的影响,虽然没影响通信,但如何降低影响(4)在上述情况下为何加了匹配电阻(去掉上下拉电阻后)会报错,匹配电阻到底什么时候加

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.确保该驱动器在连接到标准54 Ω 负载时输出至少±1.8V 电压。 增大负载电流会降低总线电压(请参阅图8-4;您必须进行外推以获得更大的电流)。 RS 至485接收器实际上可以通过 ±0.2V 电压进行开关、因此具有15个端接电阻器的总线实际上可能仍能正常工作。 但是、这一点根本无法保证、即使测试中它正常工作、您也会损失大部分噪声容限。

    2.对于差动信号,只有差动才是重要的。 请告诉您的示波器计算 A−B。

    3.您可以尝试使用共模扼流圈(在每个收发器上)去除共模噪声。

    4. RS 至485总线在总线的两端应该恰好有两个终端电阻器。 在您的应用中、您应该只在节点1和14上有终端。