工具与软件：
尊敬的 TI 合作伙伴：
我们使用 TI941+TI948、TI948通过 LVDS 到 HDMI 适配器芯片连接。 发现 TI948解析到 LVDS 输出的适配器芯片的时序数据不断变化。 TI948相关寄存器读取的 Hactive 和 Vactive 的值是正确的。 是否可以确定 TI948输出的 LVDS 信号消隐数据？ 是否有调试技巧或解决方案？ 路径如下所示：
尊敬的 Ben：
我们使用的是对 VC ID 进行分离、而不是对 超级帧进行分离。 方框图如下所示：
941解析的 DSI 时序似乎不正确。 是否有任何解决方案或建议？
尊敬的 Ben：
我们的 SoC：的 DSI 信号将封装两个 VC 数据、一个 VC0数据包和一个 VC1数据包交替输出(连续一个数据包)、其排列与 TI941规范中的设置相同
尊敬的 Ben：
看看这个。
尊敬的 Loki：
在这种情况下、解析 DSI 速率后、TI941的 pclk 将更大。 您如何处理此问题？ 或者他们是否都有问题？
根据 DSI 规范、在非突发模式下、DSI clk 为 系统 通过下面的公式与 PCLK 相关：
只有在突发模式下、pclk 和 DSI clk 才分开。 在非突发模式下、增加 DSI 时钟也会增加 PCLK、并可能导致时序问题。
此致、
本
