This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IS:DP83867ISRGZ 相关问题

Guru**** 2769425 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1384485/dp83867is-dp83867isrgz-related-issues

器件型号:DP83867IS

工具与软件:

您好、

问题1:DP83867ISRGZ 使用 RGMII 进行连接、输出 RX-CLK 信号的上升和下降时间是多少?

问题2: 在手册中找到一个参数(如下图所示)、但未指定该参数是 TXCLK 的输入参数还是 RXCLK 的输出参数。

问题3:  

客户使用的 MAC 需要0.54ns 的输入时钟上升和下降时间。 是否有任何方法可以调整 DP83867输出时钟信号的上升和下降时间?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeno:

    问题1和2

    明白了、这是 RX_CLK 的 RGMII 规格。 我理解这种混淆、但 这适用于两个 RGMII 时钟。

    问题3:

    为什么 MAC 需要这么短的上升时间? 我们可以通过写入寄存器0x170[4:0]来缩短上升时间。 设置位4:0 ='11111'将使 MAC 输出阻抗最低、从而使上升时间以最快的速度运行。 不过、我不确定是否可以满足0.54ns 要求。  

    此致、

    Alvaro