[参考译文] TMUXHS4412：关于 TI 应用手册 SLAAE45的问题–2021年9月、表2-1 PCIe 要求

您好、John：

   差分对内延迟要求是从 PCIe 主机 到连接器(TX 对或 RX 对)的整个路由。 PCIe Gen 4适用于您的项目、是什么应用？

好的

Brian

是 PCIe 第3代。  

整个布线 包括 主机板到连接器、背板连接器和 外设板连接器。 连接器。   如果偏斜要求为 5Mil、则适用于 FR4？  由于不同的电路板材料具有不同的传播延迟、因此该要求应及时满足或以 ps 为单位。   我们将 Tachyon 100G 用于板材、Nelco  4000-13EP 用于背板材。   因此、对于整个布线的3个电路板、需要满足5密耳的要求？  如果只是一块主机板、对路径中其他板有何要求？    

您好、John：

  实际上、5mil 偏差适用于 PCI 第4代和第5代、没有 PCIe 第3代 延迟规格。  让我将此票证分配给 pice 专家 In Out 团队。

好的

Brian

 我找到了系统的 VITA 68.1 PCIe 偏差预算、因此我获得了所需的信息。   我仍然想听您的 PCIe 专家说些什么。

感谢你的帮助。