[参考译文] DS80PCI102：请帮助审阅原理图

您好、Tom、

我将在本周结束前查看您的原理图并分享反馈。

[报价 userid="618932" url="~/support/interface-group/interface/f/interface-forum/1399588/ds80pci102-please-help-to-review-the-schematic CPU 板上的 PCIe2 diff 阻抗是85欧姆、我们无法更改。 请帮助确认 DS80PCI102是否可以为 Tx 和 Rx 路径支持85 Ω[/QUOT]

是的、85欧姆差分阻抗在数据表规格范围内。

[quote userid="618932" url="~/support/interface-group/interface/f/interface-forum/1399588/ds80pci102-please-help-to-review-the-schematic 主板上的交流耦合电容是220nF、我们无法更改。 请帮助确认该值对于 Tx 和 RX 路径上的 DS80PCI102是否可行？[/QUOT]

是的、建议对 PCIe 第3代使用220nF 交流耦合。

此致！

卢卡斯

大家好、Lucas：

  了解交流耦合。 请帮助检查我的理解是否正确。 谢谢。

 在：CPU <->(220nF)<-> NIC 之前

 之后：  CPU <->(220nF)<-> DS80PCI102 <->(220nF)<-> NIC

Tom

你好、Lucas：

添加更多基于 Tom 的问题的信息、此应用我们使用 PCIe v2.1 Gen1

此致

Lisa

Lisa、您好！

220nF 交流耦合也适用于 PCIe Gen1。

此致！

卢卡斯

你好、Lucas：

更多问题需要您的帮助。

1.对于 DS80PCI102、它可以承受/覆盖多少损失？ 在数据表中、它只使用长度、因为您知道长度是 PCB 材料的影响。

那么、您可以分享用于我们评估的损耗(dB)数据吗？

2. DS80PCI102应该放置在什么位置,在 CPU 和 I210中间,或靠近 CPU,或靠近 I210 ?

3. 数据表中的8.2.1章"设计要求"中显示了

"对于第3代、建议使用220nF 的交流耦合电容器、最大封装尺寸为0402、并添加了切口
在电容器着陆焊盘下方的 GND 平面上留出空隙、以减少接地的寄生电容。"

如上所示、用红色标记的句子的含义是什么、您可以用图片来解释吗？

4.在 I2C 从模式下、也需要使用以下引脚作为输入、对吗？

4.1引脚17：VOD_SEL、VOD 不应由 I2C 命令修改、对吧？

4.2引脚18：RXDET、该引脚也无法由 I2C 命令右修改？

您能否详细介绍接收器检测功能、从数据表中无法理解

4.3引脚13：RATE、 该引脚也无法由 I2C 命令右修改？

我们使用第1代、IC 如何选择或修复第1代系统？

如果将1K Ω 连接到 GND、是否也具有去加重功能？

4.4引脚14：sd_th、是否也无法通过 I2C 命令右修改该引脚？

如果调整 阈值、究竟有什么影响？

此致

Lisa

Lisa、您好！

 DS80PCI102的增益最高可达18.4dB @ 1.25GHz。 理论上、这意味着可以补偿18.4dB @ 1.25GHz 的插入损耗、但也有其他因素、例如反射和串扰。

2.由于 DS80PCI102是双向的、我们建议放置在 CPU 和 I210的中间。

3.假设高速布线位于顶层、下方的一层应为接地平面。 一个好的布局做法是切断交流耦合电容器焊盘正下方的接地平面并替换为空。 这有助于消除元件中的噪声感应。

4.1. 可通过寄存器设置对 VOD 进行编程。

4.2.虽然 RXDET 在默认情况下由引脚设置控制、但它可以通过寄存器设置进行覆盖。

在自动 Rx 检测模式下、DS80PCI102会发送小的周期性脉冲来感应是否有负载通过终端灌入电流、从而对线路进行称重。 如果负载灌入足够的电流、脉冲的感知电压幅度将降至芯片内的预定阈值以下、这样 DS80PCI102将声明存在有效的 Rx、并因此在 Tx 输出端启用其自己的内部终端。

使用手动 Rx 检测时、典型的使用场景是端点始终存在、尤其是在封闭系统中、此类系统的端点预定义且不会在操作过程中的任何时候热插拔或互换。

4.3.虽然速率默认由引脚设置控制、但它可以被寄存器设置覆盖。

1K 至 GND：这是一种具有去加重功能的限制模式、用于第1/2代。

悬空：这是一种具有去加重功能的限制模式。 转接驱动器检测输入信号上的位转换次数、以确定数据速率/PCIe 发生器

20K 至 GND。 这是一种没有去加重功能的线性模式。 信号路径线性有助于更好地传递链路训练。 尽管此模式适用于第3代、但 Gen1/2也可用于此模式。

4.4.虽然 SD_TH 默认由引脚设置控制、但可以通过寄存器设置将其覆盖。 该设置用于更改信号检测置位和置位失效电平。

此致！

卢卡斯

你好、Lucas：

感谢您的热情解释。

对于问题3：如果 GND 层在电容器下方空洞、那么剂量会导致返回路径不连续还是返回时间较长？

问题4.1： 当我们计划使用 I2C 从模式时、VOD 引脚是否可以是 NC？

问题4.2： 当我们计划使用 I2C 从模式时、这是否意味着 RXDET 引脚可以是 NC？ 或者仅设置为手动 RX 检测、因为我们处于闭合系统中、CPU 和 I210位于 一个外壳内、不会进行热插拔。

问题4.3&4.4：当我们计划使用 I2C 从电流模式时、它是否意味着 RATE 和 SD_TH 引脚可以为 NC？\

此致

Lisa

Lisa、您好！

请参阅此摘录自 应用手册 SNLA426：PCIe 第5代高速 PCB 布局。

请记住、VOD、RXDET、RATE 和 SD_TH 设置将在器件上电时根据引脚配置进行选择。 在通过寄存器写入更改它们之前、需要一小段时间。 如果这不会给您的系统带来问题、那么将此引脚悬空并不会产生问题。 添加未组装的上拉和下拉电阻器焊盘可能仍然是一个很好的布局实践、因此您可以在需要时选择更改引脚设置。

在封闭系统中、手动 RX 检测可能是一个不错的选择。

此致！

卢卡斯

Lisa、您好！

这是我对原理图的反馈。 请注意、您仍有责任确保您的设计能够按预期运行。

e2e.ti.com/.../DS80PCI102_5F00_PCIe_5F00_Gen1_5F00_Schem_5F00_Review.pdf

此致！

卢卡斯

你好、 Lucas：

感谢您的回复和分享、

此致

Lisa