This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS89C21:DS89C21

Guru**** 1782690 points
Other Parts Discussed in Thread: DS89C21
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1420949/ds89c21-ds89c21

器件型号:DS89C21

工具与软件:

您好!

我想使用反向极化实现可降低功耗的交流端接、以便在输入发生高阻抗故障或短路时确保低输出、如以下原理图所示。

您能否确认极化电路将具有 DS89C21接收器输入阻抗的正确行为(输入高电平或短路时输出低)? 而且它不会干扰通信的操作模式,因为它是一个低速控制应用(最大30kHz),点对点距离最大50cm 到1m。

提前感谢您的帮助、我无法对其进行仿真(仅可使用 IBIS 模型)。

此致

Pierre

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    并且它不会干扰通信的操作模式,因为它知道它是一个低速控制应用(最大30kHz),点对点距离最大50cm 至1m。

    您的操作速度非常慢、您正在通信的距离也很短。 您可能无需担心应用中的反射。

    -鲍比

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bobby

    感谢您检查和验证我的设计。 我可以向您询问一些其他意见和确认吗?

    您是否确认高 Z 和短路输入电平的计算​​(包括偏置电阻的值)不受相对较低(典型值为9.5K 且最小值为5K)的接收器输入电阻的影响、并且无需使用较低的偏置电阻器(1K 或甚至470R)即可考虑输入电阻没有影响(会显著影响功耗)?

    如果我们希望在不同的情况下准确评估输入电平、我们可以通过考虑接收器输入电阻器接地来在 SPICE 下进行简单的仿真(根据具体情况、不同的并联电阻器的计算有点复杂)、但无论如何应该有很大的裕度。

    考虑到驱动器输出电平(应高于3V、因为负载应为5K min = 2 *(Rbias // Rin)= 2 *(4.7K // 5Kmin))、分压桥(具有270R 串联电阻)应该不会出现问题。 最小输入电平应等于2.9V、因为分压电桥远高于阈值。

    对于数据表中描述的 DS89C21延迟、偏置电路不应存在风险?

    再次感谢大家、

    此致

    Pierre

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    皮埃尔、您好!

    在实际应用中、输入电压很可能介于 GND 和3.3V 之间、因此来自器件的漏电流处于数百微安的范围内。 根据泄漏电流值、如果我们假设输入为3V、泄漏为220uA、则输入阻抗为13.6k Ω。  

    我们可以使用极端情况、假设由于 GND 偏移、您最终看到10V 共模并使用5k 的最小值。 我相信这个泄漏电流最终会像一个5k 的电阻器连接到两个输入上的 GND。 我将其投入到仿真工具中、并看到、即使在交流端接的左侧短路期间、我们仍会看到 A 引脚和 B 引脚之间的差值大于200mV。  

    在空闲状态下、基本情况下的 Vcc/2约为满足阈值要求、因此我们唯一真正需要了解的情况是短路情况。  

    偏置电路影响 DS89C21延迟(数据表中已注明)的风险不应存在?

    我想不出会在您的低速应用中导致出现这种情况的任何因素。 从技术角度而言、您设置的电路会更改系统的交流端接值、因为从交流站点开始、RC 电阻器和外部上拉/下拉电阻器与端接电阻并联。 由于您的应用的距离和速度是低/短、因此我们实际上不需要为其修改交流端接电阻 不管怎样我运行它、端接电阻器需要大约122欧姆才能得到120欧姆的等效电阻。 使用121欧姆是可行的。