[参考译文] DS250DF810：DS250DF810设计

1. 请参阅数据表的"SMBus 主模式"部分以及 ENSMB 和 READ_EN_N 的引脚说明
   • EN_SMB ->悬空
   • READ_EN_N ->下拉
     • 如果对两个器件使用相同的 EEPROM、请在器件1上设置 READ_EN_N ->下拉。  对于器件2、将 ALL_DONE_N 从器件1级联到器件2的 READ_EN_N。
2. 我不明白您的问题。  您能解释一下吗？  请参阅方框图和"交叉点开关"部分。
   • 
   • 
3. 请注意、我已将其配置为器件地址0x30、使用调整模式2。  我建议您下载 SigCon Architect 和 DS250DF810配置文件。  这将允许您生成您自己的 EEPROM 文件。  此外、请在 DS250DF810 RX 与任何信号源之间保留至少3dB 的插入损耗。 DS250DF810 CTLE 具有较高的最小升压性能。  这将有助于降低过均衡的风险。
   • e2e.ti.com/.../ds250df810_2D00_0x30_2D00_adapt_5F00_mode_5F00_2.hex
4. 是的、可以将 CAL_CLK_OUT 保留为无连接。
5. 我已经就北京的价格和采购事宜联系了我们销售团队的一位成员。  他们可能会在接下来的几天内与您联系。

谢谢！

Drew

1：在 EEPROM 加载后、ALL_DONE_n (D3)引脚的 leve 是否为低电平？

2: EEPROM 的容量至少是多少?

您好！

Unknown 说：

PCB 中的芯片在哪里？ 它是否靠近控制器(CPU)或连接器(zqsfp+)？ 如何处理 QUESTTON[/报价]

我们通常看到重定时器放置在更靠近连接器的位置。  但是、这将取决于 CPU <->连接器之间的插入损耗大小以及 CPU 具有的均衡能力。  CPU <->重定时器之间的插入损耗必须在 CPU 的均衡能力范围内、这一点很重要。

此外、重定时器在 CTLE 指数0处具有高升压。  因此、请在 CPU <->重定时器和连接器<->之间保留至少3dB (假设您将使用光学模块)。  这将有助于避免过度均衡。

Unknown 说：

1：加载 EEPROM 后、引脚 ALL_DONE_n (D3)的槽为低电平?

是的、这是正确的。

Unknown 说：

2：EEPROM 至少有多少容量？

我建议使用1kB 或2kB EEPROM。

谢谢！

Drew

[/quote]