This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS320PR1601:转接驱动器

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1435119/ds320pr1601-redriver

器件型号:DS320PR1601

工具与软件:

您好!

可以在两个 GND 平面之间布线 REFCLK 吗?

谢谢。此致、

Shekha Shoukath

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shekha:

    您能解释一下"两个 GND 平面之间"的意思吗? 您是否是说 REFCLK 线路的一部分被路由到两个 GND 层之间的内部 PCB 层?

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    提供给时钟缓冲器的 REFCLK 信号生成8个时钟信号。

    从 x16 MCIO 连接器到时钟缓冲器的 REFCLK 在顶层布线、而从时钟缓冲器到端点连接器的信号在内层布线。

    内层在两个接地平面之间。

    可以这样做吗?

    谢谢。此致、

    Shekha Shoukath

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sheka:

    转接驱动器不使用100 MHz PCIe REFCLK、因此我没有时钟信号非标准布线的个人经验。 我们的通用指南说、如果可能、高电平信号最好保持在一个层上、以避免来自不同接地层以及从表面层和内层转换所需的过孔的阻抗变化。 REFCLK 的工作频率低于 PCIe 数据线、但它对于整个系统的 PCIe 时钟也至关重要、并且应尽可能避免干扰。

    时钟缓冲器安装在顶层、为了将输出信号路由到内层、我假设顶层会有信号过孔、也许还有一些长度的迹线。 所以根据我的经验以及我在 PCB 设计材料中读到的共同指导原则、如果可能的话、最好避免这种情况的发生、这是因为将信号从缓冲器转换到内层可能会带来问题。 如果没有其他选择、那么背钻和对过孔进行接地拼接以减少阻抗变化带来的影响将非常重要。

    我建议您咨询产品线(如果是 TI 产品)的应用支持团队或负责您的时钟缓冲器的公司、他们应该更直接地拥有时钟输出信号路由方面的经验。

    好的。

    Evan Su