[参考译文] TCAN4551-Q1：CANFD 总线发送和接收帧丢失

您好、Wang：

MCAN 中断寄存器0x1050的 RX FIFO 1 FULL 位和 RX FIFO 0 FULL 位(位6和2)。  这意味着器件无法接收新消息、并将覆盖或拒绝新消息、直到 RX FIFO 中有空的缓冲区元素可用。

您似乎是在尝试接收 CAN 消息的速度快于您的处理器通过 SPI 总线读取和确认这些消息的速度。  您需要确定处理器通过 SPI 总线完全处理从通知接收到新消息到 RX FIFO 确认寄存器(0x10A8和0x10B8)中的最终确认的中断所需的时间。

如果突发接收到消息、增加 RX FIFO 深度可能会增加一些裕量、但平均而言、固定间隔接收 CAN 消息的速度无法超过 SPI 总线处理这些消息的速度。

此致、

Jonathan

感谢您对通信接收的指导。 传输过程中数据丢失的可能原因是什么？

您好、Wang：

我已经了解了如何配置 MRAM、以及为不同类型(SID/XID 滤波器、RX FIFO 和缓冲器、TX 缓冲器和 TX 事件 FIFO 等)配置了多少个元素、并且我认为您的分配超出了器件中的可用存储器。  某些寄存器值从列表中缺失、因此我不能确定、因此您应该检查配置以确保使用的总字节少于2048。

看起来您正在尝试启用一个包含32个元素的 TX 队列、每个元素都具有最大64字节的数据字段、这是 MRAM 中的最后一组元素。  当存储器地址超过最大值字段时、器件会自动回绕到 MRAM 地址字段的开头。

在未直接实现重叠的情况下、也可能会发生存储器段重叠。 对 MRAM 地址空间的读取或写入环绕在 MRAM 的最后一个地址之后的 MRAM 的开始位置。 例如、在 TCAN45xx 上有2KB 的 MRAM、占用地址0x8000到0x87FF。 如果用户尝试读取或写入寄存器0x8800、这与读取或写入0x8000相同。 因此、确保 MRAM 存储器不被过度分配至关重要。

如果存储器重叠、则会覆盖第一个元素(SID 滤波器、RX 缓冲区等)、这可能导致 RX 和 TX 错误、因此请验证您的 MRAM 分配。

否则、对于消息传输、器件将遵循 CAN 仲裁协议并尝试随时发送消息、直到成功。  当总线上有大量消息时、具有较低优先级 ID 的消息可能需要更长的传输时间、因为它们将失去对具有较高优先级 ID 的其他节点的仲裁。

可以监视 TX 缓冲区添加请求传输发生寄存器(0x10D8)以检查 TX 缓冲区中的报文何时发送。  TX 事件 FIFO 也可用于为消息传输创建事件日志、但这需要额外的 MRAM 空间。

我还注意到您使用的是 TX 队列模式、这将导致器件检查队列中的所有消息 ID、以确定哪个消息的优先级最高。  这还会导致总线负载较高时、优先级较低的消息会延迟、这可能看起来"丢失"、而实际上它们仍在队列中等待发送。

有关 RX 和 TX 处理的更多详细信息、请参阅 M_CAN 用户手册 (链接)。

此致、

Jonathan