请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83822I 主题中讨论的其他器件：AM5716
工具与软件：
尊敬的 TI 团队：
如何在 MII 模式下为 DP83822芯片设置 RX_CLK 极性反转？
您好、TI Team、
实际上、我们在 MII 模式下有一个关于 RX_CLK 的时序问题、如下所示。 AM5716规范要求最短建立时间和保持时间为8ns、1.7ns 不符合规范很明显。 那么、如何设置 DP83822来满足 RX_CLK 极性反转或时钟移位规格？
嗨 Alvaro、
感谢您的支持。
RX 方向的速度非常低,约300kB/s ）正常是约2.2MB/s (__LW_AT__通过 FTP 工具传输文件、 TX 方向的速度是正常的,链接没有中断。 故障率为10%、这是我们的根本问题。 这就是我们检查 MII RX 信号的原因。
让我来告诉您我们的调试操作。
将 RCSR（0x0017）位12从0设置为1后、RX 传输速率可以增加到大约2.2Mb/s、 波形显示建立时间为4ns。
因此、我们非常怀疑此低速是由建立时间不符合技术规格引起的。 4ns 仍然不符合 AM5716规范、如何设置建立时间＞8ns。
嗨 Alvaro、
抱歉、我必须更正信息。 我们仔细检查了 DP83822设置 、发现它在 RGMII 模式下工作、而不是在 MII 模式下工作。
如果处于 RGMII 模式、但引脚功能描述部分显示基准是时钟上升沿、则数据采样基准时钟下降沿。 我很困惑、您能给我一些建议吗？
嗨 Alvaro、
是、启用 RGMII RX_CLK 移位(RCSR Reg 0x17[12])可以解决我们的问题。 您认为根本原因是未启用 RGMII RX_CLK 移位？ 应启用或禁用 RGMII RX_CLK 移位？
另一个问题与波形相关。
当我们使用示波器来测量建立时间时、光标应该在振幅的50%或上升沿的中点对齐、对吧？ 我们没有在标准802-3中找到介绍、如果您有相关的介绍文档、您能给我发送电子邮件吗？ 我的电子邮件地址是： yinjie1@sungrowpower.com
尊敬的 Jie：
再次感谢您的确认。 是的、未启用 RGMII RX_CLK 移位是导致该问题的根本原因。 请保持启用状态。 我们希望时钟稍微落后于数据、以便在时钟的上升沿到来时、能够以正确的状态对数据进行采样。
在您共享的示波器捕获中、蓝色信号为 RX_CLK、黄色信号为 RX_CTRL 是否正确？ RX_CTRL 应在 RX_CLK 的上升沿触发、看起来它在执行这个操作！ 无论如何、如果在启用 RX_CLK 移位的情况下进行通信、我都不会再担心建立时间和保持时间。
此致、
Alvaro
嗨 Alvaro、
我同意。 我也认为这是根本原因。
但我仍然对规格有一些疑问。
关于 DP83822规格的一个问题是"集成延迟"、如下面的蓝色框所示。 是指 PHY 内部延迟还是 MAC 内部延迟？
另一个问题是 AM5716规范与802-3标准之间的差异。 802-3标准显示设置/保持时间为2ns/0ns、上升/下降时间为1ns/1ns。 不过、AM5716规格显示设置/保持时间为1ns/1ns、上升/下降时间为0.75ns/0.75ns、这些差异让我感到困惑。 您能否评论一下。
注意：802-3标准中未提供 RGMII 规范、我只是指 802-3标准中的 GMII 规范。
嗨 Alvaro、
是、当前问题已解决。 以下是10个电路板的测试结果。
首先、Rx 速率可以达到4.2Mb/s、没问题；
其次、请注意 Tx 速度。 当 RCSR Reg 0x17[12]设置为1时、Tx 的速率也会增加一位(约7MB/s->8Mb/s)。
它是如此令人困惑的 RCSR 寄存器0x17[12]影响 Tx 率。 您能否评论一下。
