This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:设计回顾

Guru**** 2381790 points
Other Parts Discussed in Thread: TDP0604, TMDS181, SN65DP159, TDP1204
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1437829/sn65dp159-design-review

器件型号:SN65DP159
主题中讨论的其他器件:TDP0604TMDS181、、 TDP1204

工具与软件:

您好、请 kindy 帮助检查下面的 SN65DP159RGZT 和 TMDS181IRGZT SCH。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    用于对 TMDS181的 HDMI 输出进行交流耦合的端接网络将产生减半的输出摆幅。 我建议使用 TDP0604而不是 TMDS181、因为 TDP0604可以接收直流耦合 HDMI 和内部偏置电流以实现交流耦合 HDMI 输出。 这将提高信号完整性。

    您能换芯片吗? 此应用中是否需要重定时器、或者转接驱动器就足够了?

    FPGA 似乎需要交流耦合、那么为什么 DP159没有交流耦合?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    FPGA 的 GT 发送器/接收器不支持 TMDS 级信号、需要使用符合 TMDS 规范的重定时器。 因此、我  按照 FPGA 板设计指南中的建议选择了 SN65DP159和 TMDS181。

    请参阅下面更新的图表。 BTW、我不确定 TMDS181输出侧是否需要 R1和 L1以及100nF。 我 指的是 FPGA 参考 SCH。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我还按如下方式更新了 pdf 文件。 请检查是否有。

    drive.google.com/.../view

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    如果 SoC TX 需要进行交流耦合、则必须使用 DP159、因为 TMDS181不支持交流耦合输入。  

    SoC RX 需要进行交流耦合还是直流耦合?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    根据您的建议、我应该将 TMDS181更改为 DP159、对吗?

    SoC RX 不需要进行交流/直流耦合。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    正确、因为 SoC TX 是交流耦合的、所以 DP159将是正确的选择。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    您能帮助检查下面的 SCH 吗? 我将 TMDS181更改为 DP159。 如有任何问题、请告诉我。

    e2e.ti.com/.../HDMI_5F00_Retimer.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    Im 现在看看这个。 稍后重放

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    以下是原理图审阅

    e2e.ti.com/.../SN65DP159_5F00_Schematic_5F00_Review_5F00_NXVI_5F00_TheiaT1LITE_5F00_U4004_2800_11_5F00_19_5F00_2024_2900_.pdf

    e2e.ti.com/.../SN65DP159_5F00_Schematic_5F00_Review_5F00_NXVI_5F00_TheiaT1LITE_5F00_U4005_2800_11_5F00_19_5F00_2024_2900_.pdf

    此外、对于 U4004:

    将需要上拉至3.3V 以实现有效的直流耦合 HDMI 检测。 上拉后、需要使用交流电容器来传输交流耦合信号。 这将有效地将输出信号摆幅减半。 您需要更大限度地提高 SOC 的摆幅以对此进行补偿。 另一种选择是使用 TDP0604 (6Gbps)或 TDP1204 (12Gbps)、它可以接收和输出交流耦合信号并输出交流耦合输出信号。 这样就无需在 HDMI 线路上进行外部偏置。

    SDA 和 SCL 是否不进入 SoC? 什么是 U17E

    此外、对于 U4005:

    有直流耦合 HDMI 连接到 RK3588 SoC 是否可以?

    SDA 和 SCL 是否不进入 SoC? 什么是 U17E

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    对于 U4004、HPD_SRC;SCL_SRC/SDA_SRC;SCL_CTL/SDA_CTL 将连接到 RK3588 SOC(U1000)。 U17E 是 Xilinx FPGA。

    对于 U4005、RK3588 HDMI TX 需要在 HDMI 2.0的交流耦合模式下运行。 但 U4005输入来自 FPGA 并输出到 RK3588。

    BTW、U4004和 U4005是否都建议 切换为 TDP0604/TDP1204?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    对于 U4004、我建议换用 TDP0604。

    对于 U4005、请确保 SoC 能够处理直流耦合 HDMI。 如果 SoC 无法处理直流耦合 HDMI、我建议也将 U4005交换到 TDP0604。

    请记住、TDP0604/TDP1204是转接驱动器、而不是重定时器。 这意味着不会有抖动清理。 这意味着布局要求将会更加严格。 我们非常愿意在电路板投入生产之前查看您的布局并对其进行审查。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    感谢您的建议。 我已将 U4004更改为 TDP0604。 您能帮助检查是否有任何问题吗? 谢谢。

    U4005。 我将 DP159保留为以前的版本。 经咨询 SOC 供应商后、HDMI_RX 支持直流耦合。 它应该不是 risk.e2e.ti.com/.../HDMI_5F00_Retimer_5F00_20241121.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    听起来不错。 我会在明天的早些时候带你去看看。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    经过内部讨论、我会将 U4005更改为  TDP0604以实现更好的 BOM 控制。 请进行 SCH 审核。 我稍后会更新 SCH。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    请 kindy 参考下面的更新 SCH。  

    BTW、我是否可以建议您将 EQ、TXPRE、TXSWG 设置设为默认级别?

    e2e.ti.com/.../HDMI_5F00_Retimer_5F00_20241122.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我建议使用 I2C 作为配置器件的方法、因为这将使调优变得更简单。 您的系统是否有损耗曲线?

    通常、在源应用中、EQ 将是一个设定值、以补偿从源极到连接器的迹线损耗。 TXpre 将不会处于预加重状态、而 Vswing 将设置为最大值  

    在接收应用中、将校准 EQ 以计入所用电缆的损耗。 TX PRE 和 Vswing 将针对从0604到灌电流的路径进行调优。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TDP0604不再需要这些端接、现在由内部处理。

    请更改此项。 除了此更改、大多数原理图看起来都可以。

    完成后、请继续了解布局。 我们将帮助审查布局以及降低风险。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    我不确定什么是"系统损耗曲线"。 您能具体说明一下吗? 您是否是指从实验室对 PCB 进行仿真(PCB 信号完整性/质量)?

    因此、EQ 设置为某个值(可能需要参考 仿真结果?) TXPRE 设为0dB;HDMI2.0的 TXSWG 设为+5%、默认情况下 HDMI1.4设为10%、正确吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    注意到、我会删除电容器和499欧姆。 谢谢你。

    这里有一个问题、我是应该创建另一个布局检查任务、还是可以在布局就绪后将其发布在这里? 请提供建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您可以在它准备就绪时将其发布在此处。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vishesh Pithadiya:

    我不确定什么是"系统损耗曲线"。  您是否是指从实验室对 PCB 进行仿真(PCB 信号完整性/质量)?

    与当前设计一样、EQ 设置为某个值(可能需要参考 仿真结果?) TXPRE 设为0dB;HDMI2.0的 TXSWG 设为+5%、默认情况下 HDMI1.4设为10%、正确吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据系统损耗曲线、我的意思是我们需要查看信号路径并得出总损耗(以 dB 为单位)。

    建议将转接驱动器放置在 PCB 中将使用最大 RX 均衡(dB)约75%的位置。 输入布线/电缆将具有与之相关的损耗。 我们将使用 TDP0604的 EQ 来补偿此损耗。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我将由于不活动而关闭该主题帖。