[参考译文] DP83867E：澄清了 DP83867E 的 MDI 布线阻抗要求

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1451387/dp83867e-clarification-on-mdi-trace-impedance-requirements-for-dp83867e

工具与软件：

您好！

我对数据表(修订版 E)中概述的 MDI 布线阻抗要求有疑问、其中说明：

"MDI 布线必须是50Ω 接地和100Ω 差分控制阻抗。"
(MDI 布线应具有50Ω 单端接地阻抗和100Ω 差分阻抗。)

在 PCB 设计中很难同时满足单端50Ω 和差分100Ω 的要求。 请您就以下几点作出澄清？

1. 容差： 单端50Ω 和差分100Ω 阻抗的可接受容差范围是多少(例如、±10%)？
2. 优先级： 实现差分100Ω 的优先级高于单端50Ω 的优先级吗？有哪些潜在的权衡？
3. 仅与100Ω 有关的问题： 如果设计仅关注差分100Ω 而不满足单端50Ω 的要求、可能会出现哪些特定问题？
4. 指南差异： 为什么指南中的某些部分规定了"差分100Ω"、而其他部分同时要求"单端50Ω 和差分100Ω"

谢谢！

Conor