This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TS3DV642:如何改进布局以解决 DisplayPort SI 问题(HBR2/HBR3电平和均衡器验证测试)

Guru**** 2478765 points
Other Parts Discussed in Thread: TS3DV642

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1451297/ts3dv642-how-to-improve-layout-to-resolve-displayport-si-issue-of-hbr2-hbr3-level-and-equalization-verification-testing

器件型号:TS3DV642

工具与软件:

您好、先生、

我们的主板使用 TI TS3DV642A0RUAR 切换来自 Raptor Lake-U (SOC)和 MXM 模块的 DP 信号。

 

切换 Raptor Lake-U 的 DP 时、HBR2/HBR3等级和均衡验证测试存在 DP SI 问题  

 

因为 DP 的长度不超过 Intel PDG 的最大长度。 这些 SI 问题可能不是由信号衰减引起的。

您是否有与 HBR2/HBR3等级和均衡验证测试的 SI 故障相关的经验?

您能就如何解决此 SI 故障问题提供任何建议吗?

对于从 TS3DV642A0RUAR 到 DP 连接器的过孔长度和数量、您有什么建议吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否分享完整的合规性报告、包括测量的波形?  

    TS3DV642是一款无源多路复用器、并且不会为这些故障测试项目提供任何调优能力。  为了通过测试、您必须调整与 Raptor Lake-U (SOC)和 MXM 模块的每个级别相关的实际摆幅和预加重值。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David、
    完整的合规性报告如下。
    请提供一些建议、帮助我们改进 DP 布局。
    谢谢。

    e2e.ti.com/.../DP1-CTS1.4-SSC-test-report.rar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    查看报告、发现 HBR2发生故障、插入损耗更高。 因此、必须调整与每个电平相关的 DP 源极摆幅和预加重设置才能通过合规性测试。

    例如、对于该故障、最小规格为5.104dB、而测量值为5.0236dB。 您可以提高6dB 设置、以便通过测试。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David、
    感谢您的帮助、我们将尝试通过英特尔 GOP 设置摇摆和预加重以重新测试 SI。

    我们是否可以添加转接驱动器(在 TS3DV642和 DP 连接器之间)来修复由于插入损耗而导致的故障?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、您可以添加转接驱动器(如 SN65DP141 或 TDP142 )来尽可能补偿 Intel 源和转接驱动器输入之间的插入损耗。 通过提供补偿的转接驱动器、这将有助于尽可能保留源预加重功能。  

    请注意、对于线性转接驱动器、您必须确保源摆幅和预加重的组合振幅必须保持在转接驱动器线性范围内、否则信号将处于转接驱动器压缩区域并再次通过摆幅和预加重测试、但原因不同。

    谢谢

    David