This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLK10081:一对一操作

Guru**** 2478765 points
Other Parts Discussed in Thread: TLK10081, TLK10232

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1436715/tlk10081-one-to-one-operation

器件型号:TLK10081
Thread 中讨论的其他器件: TLK10232

工具与软件:

你好!

在8:1模式下运行 TLK10081时遇到问题。 为了说明问题、我先尝试以1:1模式操作、但没有成功。 下面是我的简化设置。

无论如何、我在寄存器配置中进行了尝试、我都无法运行设置。

下面是我的寄存器配置:

只有一个提示:如果我已激活8b/10b 解码器/编码器、则我已在低速和高速侧激活它。 对于停用、这意味着低侧和高侧相同。

PTAD_PTAD1 = 0;//20ms 复位 PHY 和 TLK10081
Cpu_Delay 100US (200);//20ms 延迟

//我还尝试了位交错模式

(void) MDIO_WRITE (PHY_ADDR_TLK、CHANNEL_CONTROL_1、0x000C);//地址0x01、1通道、字节交错

(void) MDIO_WRITE (PHY_ADDR_TLK、HS_SERDES_CONTROL_2、0x6A4E);//地址0x03 HS Tx、Rx 四分之一速率、660mVdfpp

(void) MDIO_WRITE (PHY_ADDR_TLK、BIT_LM_CONTROL、0x04C8);//地址0x18禁用通道标记检测 Rx Ls 通道。 Normalmode

//我也尝试过 FIFO 标准000

(void) MDIO_WRITE (PHY_ADDR_TLK、LS_TXFIFO_CONTROL、0xE2BC);//地址0x19低速 TX FIFO Auf 最大值

//我也曾与 CTC 一起尝试过

(void) MDIO_WRITE (PHY_ADDR_TLK、LN_DATA_SRC_CONTROL、0x1000);//地址0x1B 禁用 CTC Rx /Tx

//我还尝试了8b/10b 禁用和标准 FIFO 000、还尝试了8b/10b 启用的标准设置

(void) MDIO_WRITE (PHY_ADDR_TLK、LS_CH_CONTROL_1、0x700C);//地址0x1C 禁用8B/10编码器/解码器低速 Rx、Tx、低速 RX FIFO 最大值

//我也尝试过8b/10b 禁用和标准 FIFO 000

(void) MDIO_WRITE (PHY_ADDR_TLK、HS_CH_CONTROL_1、0x770C);//地址 ox1D 禁用8B/10编码器/解码器高速、标记搜索/替换关闭、Rx0/Rx1、Tx FIFO Max

//我还尝试过启用低速8b/10b 的情况

//(void) MDIO_WRITE (PHY_ADDR_TLK、HS_CH_CONTROL_1、0x0000);//启用8B/10编码器/解码器高速、标记搜索/替换关闭

//我也尝试了使用和不使用重置 Rx / Tx 路径

(void) MDIO_WRITE (PHY_ADDR_TLK、RESET_CONTROL、0x0008);//地址0x0E 复位 Tx 和 Rx 数据路径

以下是从状态寄存器0x0F、0x13、0x14中的转储:

无论我要进行何种寄存器更改、状态转储都是相同的。 寄存器读数会是正确的、我认为、状态从解锁变为锁定、从未同步变为同步、以及从无效字解码变为有效。 问题总会出在 FIFO 溢出。

通道状态1寄存器
HS_PLL_Lock:锁定
LS_PLL_Lock:锁定
LT_RX_STATUS:接收器训练正在进行中
LT_FRAME_LOCK:未检测到训练帧描述
BIT_LMDONE:未找到有效的标记模式
HS_TX0_FIFO_overflow:CTC 无溢出
HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
HS_DECODE_INVALID:有效的解码字
HS_CHANNEL_SYNC:已实现同步
HS_AGC_LOCKED:锁定
HS_AZ_DONE:自动置零完成
HS_LOS:无信号丢失
HS_TRAININING_FAIL:训练未失败
HS_TP_STATUS:未实现对齐

LS 状态1寄存器
LS_RX_FIFO_overflow:溢出
LS_RX_FIFO_UNDERFLOW:无下溢
LS_TX_FIFO_overflow:溢出
LS_TX_FIFO_UNDERFLOW:无下溢
LS_CH_SYNC_STATUS:已同步
LS_RX_LOS_DETECT_LH:未检测到 LOS 模式
LS_LOS:无 LOS
LS_INVALID_DECODE:有效的解码
LS_RX_LOS_DETECT:未检测到 LOS 模式
LS_TP_STATUS:未实现对齐

HS 状态1寄存器
HS_RX0_FIFO_overflow:溢出
HS_RX0_FIFO_UNDERFLOW:无下溢
HS_RX1_FIFO_overflow:无溢出
HS_RX1_FIFO_UNDERFLOW:无下溢
TX0_LANE_ALIGN:TX0未对齐
TX1_LANE_ALIGN:TX1未对齐
RX0_LANE_ALIGN:RX0未对齐
RX1_LANE_ALIGN:RX1未对齐
Tx2_LANE_ALIGN:TX2未对齐
TX3_LANE_ALIGN:TX3未对齐
RX2_LANE_ALIGN:RX2未对齐
RX3_LANE_ALIGN:RX3未对齐

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    我在您的状态寄存器转储中看到正在进行接收器链路训练。 您是否打算在此设置中使用链路训练?

    出于调试目的、建议通过写入 LT_ENABLE=0 (寄存器0x01位14)来禁用链路训练。 确保在您的 PHY 上也禁用 LT。 在这种情况下、您可以转储状态寄存器吗?

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    否、链路训练已禁用。  如果链路训练被禁用、则 LT_RX_STATUS 位:正在进行接收器训练不会改变。 您可以在下面的状态转储中看到这一点。 似乎我必须使用8b/10b 模式、因为如果没有该模式、高速端的同步会出现问题、如果我拔下并再次插入光纤电缆、 借助重新同步功能、不会出现任何问题、并且可以稳定地工作。 我可以在寄存器转储中看到这一点。

    8b/10b 编码器解码器开启、链路训练开启、插入光纤电缆:

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器已训练
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:有效的解码字
    HS_CHANNEL_SYNC:已实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练未失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:溢出
    LS_RX_FIFO_UNDERFLOW:无下溢
    LS_TX_FIFO_overflow:溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:未检测到 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:溢出
    HS_RX0_FIFO_UNDERFLOW:无下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    8b/10b 编码器解码器开启、链路训练开启、拔下光纤电缆:

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器训练正在进行中
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:有效的解码字
    HS_CHANNEL_SYNC:未实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:无溢出
    LS_RX_FIFO_UNDERFLOW:无下溢
    LS_TX_FIFO_overflow:无溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:未检测到 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:无溢出
    HS_RX0_FIFO_UNDERFLOW:无下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    8b/10b 编码器解码器打开、链路训练关闭、光纤电缆插入:

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器训练正在进行中
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:有效的解码字
    HS_CHANNEL_SYNC:已实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练未失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:溢出
    LS_RX_FIFO_UNDERFLOW:无下溢
    LS_TX_FIFO_overflow:溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:未检测到 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:溢出
    HS_RX0_FIFO_UNDERFLOW:无下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    8b/10b 编码器解码器打开、链路训练关闭、拔下光纤电缆:

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器训练正在进行中
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:无效的解码字
    HS_CHANNEL_SYNC:未实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练未失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:无溢出
    LS_RX_FIFO_UNDERFLOW:下溢
    LS_TX_FIFO_overflow:溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:检测到有效的 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:无溢出
    HS_RX0_FIFO_UNDERFLOW:下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    我将对此进行调查、并将在本周结束时向您提供更多反馈。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    我已打开 CTC。 现在、在 LS 侧、两个链路伙伴的 Rx 和 Tx 处的溢出消失了。 在 HS 侧、在一个链路伙伴处、Rx0溢出仍然存在。

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    能够解决 LS 侧 FIFO 溢出问题的优点。

    您是否能够检查您的参考时钟并确认它符合数据表规格?

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    我已经检查了参考时钟、应该没问题。 上升和下降时间+-150mV、150ps (测量值)、总稳定性+-50ppm、最大相位抖动 1ps (最大值数据表 TLK)。 我还用更好的振荡器更换了这个振荡器。  上升和下降时间+-200mV、135ps (测量值)、总稳定性+-20ppm、相位抖动最大值 70fs。 但问题是相同的。 溢出 HS Rx0。 目前、低侧和高侧的 FIFO 深度将为值4。 如果我将低侧的 FIFO 降低到值0、我就会在低侧获得溢出。 我无法找到有关 FIFO 深度和水线的信息。 这些值意味着什么?它们背后的机制是什么? 原理图中列出了有关 FIFO 深度的信息。 8、12、16、24、32。 这与寄存器中的值000,001等有关?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    我将对此进行探讨、明天会向您提供更多反馈。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    感谢您检查基准时钟、看起来没有问题。

    我建议您阅读 TLK10232中的"附录 A:可提供的 XAUI 时钟容差补偿"。 该器件的 CTC 功能与 TLK10081相同。 本节介绍了如何对 FIFO 深度和水线进行编程。 建议使用不同的参数值进行实验。

    https://www.ti.com/lit/ds/symlink/tlk10232.pdf?ts = 173233748470&ref_url=https%253A%252F%252Fwww.google.com%252F

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    我已经尝试了附录中表格中的所有值、但问题仍然相同。 高速 RX0 FIFO 上溢。

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器训练正在进行中
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:有效的解码字
    HS_CHANNEL_SYNC:已实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练未失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:无溢出
    LS_RX_FIFO_UNDERFLOW:无下溢
    LS_TX_FIFO_overflow:无溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:未检测到 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:溢出
    HS_RX0_FIFO_UNDERFLOW:无下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    如果我从高速侧拔下光纤电缆、寄存器值将如假定的那样发生变化、HS_RX0_FIFO 将更改为无溢出。

    通道状态1寄存器
    HS_PLL_Lock:锁定
    LS_PLL_Lock:锁定
    LT_RX_STATUS:接收器训练正在进行中
    LT_FRAME_LOCK:未检测到训练帧描述
    BIT_LMDONE:未找到有效的标记模式
    HS_TX0_FIFO_overflow:CTC 无溢出
    HS_TX0_FIFO_UNDERFLOW:CTC 没有下溢
    HS_DECODE_INVALID:无效的解码字
    HS_CHANNEL_SYNC:未实现同步
    HS_AGC_LOCKED:锁定
    HS_AZ_DONE:自动置零完成
    HS_LOS:无信号丢失
    HS_TRAININING_FAIL:训练未失败
    HS_TP_STATUS:未实现对齐

    LS 状态1寄存器
    LS_RX_FIFO_overflow:无溢出
    LS_RX_FIFO_UNDERFLOW:无下溢
    LS_TX_FIFO_overflow:无溢出
    LS_TX_FIFO_UNDERFLOW:无下溢
    LS_CH_SYNC_STATUS:已同步
    LS_RX_LOS_DETECT_LH:检测到有效的 LOS 模式
    LS_LOS:无 LOS
    LS_INVALID_DECODE:有效的解码
    LS_RX_LOS_DETECT:未检测到 LOS 模式
    LS_TP_STATUS:未实现对齐

    HS 状态1寄存器
    HS_RX0_FIFO_overflow:无溢出
    HS_RX0_FIFO_UNDERFLOW:下溢
    HS_RX1_FIFO_overflow:无溢出
    HS_RX1_FIFO_UNDERFLOW:无下溢
    TX0_LANE_ALIGN:TX0未对齐
    TX1_LANE_ALIGN:TX1未对齐
    RX0_LANE_ALIGN:RX0未对齐
    RX1_LANE_ALIGN:RX1未对齐
    Tx2_LANE_ALIGN:TX2未对齐
    TX3_LANE_ALIGN:TX3未对齐
    RX2_LANE_ALIGN:RX2未对齐
    RX3_LANE_ALIGN:RX3未对齐

    如果我将光纤电缆插回 、则 HS_RX0_FIO 会溢出。

    所有其他寄存器值都将在 HS_RX0_FIFO 旁边正确。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    除了这个问题、我现在还有 一个基本的问题。 如果我在 TLK10081内的 HS 侧进行8b/10b 解码、以及在 HS 侧进行8b/10b 编码、那么我不会丢失所有 SGMII 信息、例如封装开始(K27.7定界符)等等?

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    这摘自 TLK10081数据表。

    如果不是8b/10b 解码、这是否意味着 SGMII 源和 TLK10081低速输入需要相同的基准时钟? 如果我禁用8b/10b、这可能是我在输入处的 FIFO 溢出问题吗?

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    我将对此进行探讨、明天会向您提供更多反馈。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    很抱歉延迟了响应。

    我对 FLS_OFFSET 规格的理解是、LS 基准时钟可能需要与 LS 数据输入同步。 这在您的设置中是否可行?

    我不希望像 K27.7这样的控制字符丢失到8b/10b 编码器/解码器中。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    如果需要同步时钟、则必须更新布局。 我们必须执行此操作、因为还有其他更新。

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    我与同事查看了这一点、而我们对数据表规格的理解是 LS 基准时钟应与 LS 数据输入同步。 话虽如此、我不确定这是否可以完全解决溢出问题。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    您能给我一个建议、我该如何实现这一点吗? 我的 PHY 接受单端1V CMOS 电平、25MHz。 TLK10081应具有125MHz、或156、25 MHz、LVDS 或 LVPECL。 我有8个 PHY + 1个 TLK10081。 PHY 与 TLK 之间的最大距离约为15cm。 因此、最好使用 LVDS 为 PHY 供电并在靠近 PHY 的位置将电平更改为1V CMOS。 我已充分考虑您的产品组合、但我尚未找到适合我的解决方案。 问题是1V CMOS、我不知道时钟之间允许的偏移有多大。

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Markus:

    此器件的低速端的最大通道间输入偏差规格为30UI、因此我认为数据输入的参考时钟偏差应在此范围内。

    您的 PHY 器件是否缓冲其基准时钟输入? 是否可以将所有8个 PHY 以菊花链形式连接到单个时钟源?

    我想这可以使用125MHz 时钟源、然后使用一些器件将频率降低到25 MHz、并从 LVDS 切换到 LVCMOS。 请注意、我不是计时方面的专家。 如果您有任何与 TI 时钟器件相关的详细问题、建议发布另一个具有特定器件型号的 E2E 主题、该主题会分配给正确的团队。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Lucas:

    是的、PHY 有一个时钟缓冲器、但我不确定这是否可行。 我必须与供应商澄清这一点。 我想我会在 E2E 主题中开始一篇新文章。

    此致

    Markus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、谢谢。

    此致!

    卢卡斯