[参考译文] DP83867IS：关于寄存器0x000A 位[7：0]中的空闲错误计数器。

尊敬的 Atsusi-san：

当信号质量下降、IPG 与标准不匹配或系统中存在 FIFO 时、会发生空闲错误。

如果可能的话、我可以要求将寄存器转储从0x0000转储到0x001F 吗？

——

此致、

Hillman Lin

尊敬的 Hillman-San：

感谢您的答复。

我会通过私人按摩向您发送注册信息。

尊敬的 Atsusi-san：

感谢您分享这些信息。

我想向您确认一件事。 请问您使用的是哪种 MAC 接口？

如果您使用 RGMII MAC 接口、是否在应用中启用了 RGMII 移位模式？ 我们认为它可能是导致最大空闲错误的 FIFO。  在数据和时钟之间添加延迟。

——
此致、

Hillman Lin

尊敬的 Hillman-San：

感谢您的答复。

它们使用 SGMII。

如果您对我发送给您的注册表有任何疑问、请告知我们。

尊敬的 Atsusi-san：

感谢您提供的信息。 以下是我们希望您帮助您进行的一些测试：

• 在 PHY 上执行反向环回、并在链路伙伴侧发送信号。 回读链路伙伴侧的信号、然后查看空闲错误是否仍然存在。 这样可以排除 MDI 线路上的问题。  
• 当存在最大空闲错误时、 可能是 FIFO 或处理器和 PHY 之间的时钟频率不同。 我要检查的一点是处理器时钟信号和 PHY 时钟信号之间的平均时钟频率。

——

此致、

Hillman Lin

尊敬的 Hillman-San：

感谢您的答复。

我会尝试你的建议。

我有疑问。

当空闲错误计数器达到上限时、器件的行为是怎样的？ 它是否继续运行？ 它是否停止运行？

客户想知道。

这是我创建该线程时遇到的一个问题。

尊敬的 Atsusi-san：

空闲错误计数器达到最大值时、可能会出现潜在的数据包丢失和数据包错误。

——

此致、

Hillman Lin

尊敬的 Hillman-San：

感谢您的答复。

您在上一篇文章中说过以下内容。

您能详细说明一下吗？

"当存在最大空闲错误时、处理器和 PHY 之间的可能是 FIFO 或时钟频率不同。 我要检查的一点是处理器时钟信号和 PHY 时钟信号之间的平均时钟频率。"

1) 1) FIFO 在这里意味着什么？ Pease 给我讲一个 FIFO 的具体例子。

2) 2) SGMII 中的"处理器和 PHY 之间的时钟频率"是什么意思？ SGMII_CON/COP 或 XI？

尊敬的 Atsusi-san：

我会在本周晚些时候给您回复。

——

此致、

Hillman Lin

尊敬的 Atusushi-San：

FIFO 是指从链路伙伴发送到要在 SoC 端发送的数据包的数据包。

希望以下 E2E 可以帮助您解释 FIFO 场景：

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1099943/faq-how-to-select-the-crystal-s-ppm-specification-for-an-ethernet-system?tisearch=e2e-sitesearch&keymatch=RMII%2525252520clock#

——

此致、

Hillman Lin