This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS320PR410:[Dell/EMC Foxconn]WKS Valencia DS320PR410 MB

Guru**** 1956055 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1454279/ds320pr410-dell-foxconn-wks-valencia-ds320pr410-mb

器件型号:DS320PR410

工具与软件:

嗨、团队:

e2e.ti.com/.../D15_5F00_WS_5F00_VALENCIA_5F00_X00_5F00_20241218.pdf

请仔细阅读设计和布局。 410 TX 和 Rx 在以前的版本中有错误

e2e.ti.com/.../Valencia_2D00_X00_2D00_BRD_2D00_20241218_2D00_U8300_2D00_U8301.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Robin、

    我正在查看新的修订版本、并将在下周一向您提供反馈。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Evan:  

    有。 请在假期前提供支持、真的必须。 谢谢~

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Robin、

    我看了原理图没有发现任何问题、不确定之前是否已经和我们分享了这个 WKS 项目。 我看到 PD 引脚连接到 CPLD 以进行外部控制、正如我之前讨论过的那样、我的正常可选建议是添加一个或门、并额外连接到反相 PERST#、但由于电路板已经设计好且非常拥挤、因此仅 CPLD 的当前连接可能没有问题。 因此我不想再次完成这一前后的讨论。

    关于布局、我没有看到与本月早些时候的上一次审查中的评论相关的更改。 因此、我将重申我之前的评论、请提醒 Foxconn 审阅这些评论:

    • 器件安装在 PCB 顶层、但在"PAST_TOP"层中、没有看到数据表建议的器件散热焊盘下方的焊锡膏正方形:
    • 此设计具有许多通过过孔从顶层到内层的 PCIe 信号转换。 对这些过孔进行背钻很重要、但我在背钻信息中没有看到它们标记:
        • 在该示例图片中(设计中还有许多其他情况)、以红色圈出的转换是从顶层到 L8的转换、我在"backdrill_bottom_l4"层中的这些过孔处没有看到任何背钻标记。
      • 对于从表面层转换到内层的所有过孔、应进行背钻非常重要、否则会存在残桩、导致严重的阻抗不匹配、从而导致信号质量问题。
        • 因此、如果由于技术/制造原因而无法背钻过孔、我们强烈建议实施背钻。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Evan:

    感谢您的支持!

    布局粘贴掩码层(已选中)存在。 B00板反向、这方面没有问题;

    而背钻,他们仔细检查也有这些过程。

    所以布局应该合理。

    快乐的假期~

    此致、

    Robin Liu

x 出现错误。请重试或与管理员联系。